[发明专利]具有直埋P型区的延伸漏极NMOS晶体管

权利要求书

1.一种制造晶体管的方法，其特征在于，包括：

在晶片的半导体层中形成晶体管的源极区和漏极区，所述半导体层位于所述晶片的直埋介电层上方，所述直埋介电层位于所述晶片的半导体衬底上方，其中所述半导体层的第一厚度为2微米或更小，其中所述源极区和所述漏极区各自具有N型净掺杂分布，其中所述源极区形成于所述半导体层的P型阱区中；

在所述半导体层中形成具有N型净掺杂分布的所述晶体管的N型漂移区，其中在所述晶体管的导电状态期间，在所述漏极区与所述源极区之间形成通过所述N型漂移区的电流路径；

形成介电隔离结构，所述N型漂移区包括位于所述介电隔离结构正下方的一部分；

在所述半导体层上方形成所述晶体管的栅极结构；

将P型掺杂剂离子选择性地注入到所述晶片中从而在所述半导体层中形成直埋P型区，所述直埋P型区具有P型净掺杂分布，其中所述直埋P型区位于所述晶体管的所述N型漂移区的至少一部分的正下方，所述直埋P型区与所述P型阱区电气接触；

其中所述漏极区、所述源极区以及所述N型漂移区位于所述晶片的第一区域中，其中所述第一区域的所述半导体层由介电隔离横向地包围；

其中所述直埋介电层将所述第一区域的所述半导体层与所述半导体衬底电隔离。

2.根据权利要求1所述的方法，其特征在于，所述直埋P型区与所述直埋介电层的上表面接触。

3.根据权利要求1所述的方法，其特征在于，所述选择性注入包括注入剂量介于1×10¹²到1×10¹³cm^-2范围内的P型掺杂剂离子。

4.根据权利要求1所述的方法，其特征在于，所述直埋介电层延伸到所述晶片的第二区域，所述第二区域包括P型晶体管，其中所述选择性注入不包括将P型掺杂剂离子注入到所述第二区域中。

5.根据权利要求1所述的方法，其特征在于，所述直埋介电层延伸到所述晶片的第二区域，所述第二区域包括N型晶体管，其中所述选择性注入不包括将P型掺杂剂离子注入所述第二区域中。

6.根据权利要求1所述的方法，其特征在于，所述介电隔离包括包围所述晶片的所述区域的内侧，其中所述直埋P型区与所述内侧横向分隔达至少第一距离。

7.根据权利要求1所述的方法，其特征在于，所述半导体层包括N型阱，所述漏极区位于所述N型阱中，所述N型漂移区的第一部分位于所述N型阱的第一侧且所述N型漂移区的第二部分位于所述N型阱的相对侧，所述直埋P型区位于所述第一部分、所述N型阱以及所述第二部分的正下方。

8.根据权利要求1所述的方法，其特征在于，所述半导体层包括第二P型阱，第二源极区位于所述第二P型阱，其中，在所述晶体管的导电状态期间，在所述漏极区与所述第二源极区之间形成电流路径，其中，所述直埋P型区与所述第二P型阱电气接触。

9.根据权利要求1所述的方法，其特征在于，进一步包括：

将所述晶片分成多个，其中多个集成电路管芯中的一个管芯包括所述晶体管。

10.一种用于操作实施于管芯中的延伸漏极晶体管的方法，其特征在于，所述管芯具有半导体层、半导体衬底以及位于所述半导体层与所述半导体衬底之间的直埋介电层，所述半导体层具有2微米或更小的第一厚度，所述半导体层包括位于所述管芯的第一区域中的一部分且由介电隔离横向地包围，位于所述第一区域中的所述半导体层的所述部分包括源极区、漏极区、N型漂移区以及直埋P型区，其中所述直埋介电层将位于所述第一区域中的所述半导体层的所述部分与所述半导体衬底电隔离，其中，所述方法包括：

将第一电压施加到所述半导体衬底；

将第二电压施加到所述源极区同时施加所述第一电压，其中所述第一电压大于所述第二电压；

其中所述直埋P型区位于在所述N型漂移区正下方以及所述直埋介电层的正上方，所述源极区位于所述半导体层的所述部分中的P型阱，所述直埋P型区与所述P型阱区电气接触。