[发明专利]具有直埋P型区的延伸漏极NMOS晶体管

说明书

本文中描述一种由绝缘体上半导体(SOI)晶片形成的N型延伸漏极晶体管。所述晶体管具有直埋P型区，所述直埋P型区通过在所述晶体管的漂移区正下方的位置处将P型掺杂剂选择性注入于所述晶片的半导体层中来形成。所述晶体管还包括位于P阱区中的源极以及漏极。所述直埋P型区与所述P阱区电气接触。所述N型漂移区、所述源极以及所述漏极同样位于由介电隔离包围的所述半导体层的一部分中。位于所述半导体层的所述部分下方的直埋介电层将所述半导体层的所述部分与位于所述直埋介电层下方的半导体衬底电隔离。

技术领域

本发明大体涉及晶体管且更具体地说涉及一种具有直埋P型区的N型延伸漏极晶体管。

背景技术

一种延伸漏极晶体管(例如横向扩散的MOSFET(LDMOS))大体上包括通过漂移区来与沟道区电间隔开的漏极区。当在导电状态下时，电荷载流子从源极流动通过沟道区、通过漂移区到达漏极区。延伸漏极晶体管通常用于高频和/或高压应用中，例如用于大功率RF放大器、电源开关以及电力供应器。在一些实施例中，N型延伸漏极晶体管可实施于形成于直埋介电层上方的P型epi主体区中。

发明内容

根据本发明的第一方面，提供一种制造晶体管的方法，包括：

在晶片的半导体层中形成晶体管的源极区和漏极区，所述半导体层位于所述晶片的直埋介电层上方，所述直埋介电层位于所述晶片的半导体衬底上方，其中所述半导体层的第一厚度为2微米或更小，其中所述源极区和所述漏极区各自具有N型净掺杂分布，其中所述源极区形成于所述半导体层的P型阱区中；

在所述半导体层中形成具有N型净掺杂分布的所述晶体管的N型漂移区，其中在所述晶体管的导电状态期间，在所述漏极区与所述源极区之间形成通过所述N型漂移区的电流路径；

形成介电隔离结构，所述N型漂移区包括位于所述介电隔离结构正下方的一部分；

在所述半导体层上方形成所述晶体管的栅极结构；

将P型掺杂剂离子选择性地注入到所述晶片中从而在所述半导体层中形成直埋P型区，所述直埋P型区具有P型净掺杂分布，其中所述直埋P型区位于所述晶体管的所述N型漂移区的至少一部分的正下方，所述直埋P型区与所述P型阱区电气接触；

其中所述漏极区、所述源极区以及所述N型漂移区位于所述晶片的第一区域中，其中所述第一区域的所述半导体层由介电隔离横向地包围；

其中所述直埋介电层将所述第一区域的所述半导体层与所述半导体衬底电隔离。

在一个或多个实施例中，所述直埋P型区与所述直埋介电层的上表面接触。

在一个或多个实施例中，所述选择性注入包括注入剂量介于1×10¹²到1×10¹³cm^-2范围内的P型掺杂剂离子。

在一个或多个实施例中，所述直埋介电层延伸到所述晶片的第二区域，所述第二区域包括P型晶体管，其中所述选择性注入不包括将P型掺杂剂离子注入到所述第二区域中。

在一个或多个实施例中，所述直埋介电层延伸到所述晶片的第二区域，所述第二区域包括N型晶体管，其中所述选择性注入不包括将P型掺杂剂离子注入所述第二区域中。

在一个或多个实施例中，所述介电隔离包括包围所述晶片的所述区域的内侧，其中所述直埋P型区与所述内侧横向分隔达至少第一距离。

在一个或多个实施例中，所述第一距离为1微米或更大。

在一个或多个实施例中，所述半导体层包括N型阱，所述漏极区位于所述N型阱中，所述N型漂移区的第一部分位于所述N型阱的第一侧且所述N型漂移区的第二部分位于所述N型阱的相对侧，所述直埋P型区位于所述第一部分、所述N型阱以及所述第二部分的正下方。