[发明专利]差分对焊盘规避走线区域的生成方法、装置、设备及介质

说明书

本发明实施例公开了一种差分对焊盘的规避走线区域的生成方法、装置、设备及计算机可读存储介质。其中，方法包括根据外扩距离沿周向外扩差分对引脚的两个焊盘形状以形成第一路径和第二路径；基于各焊盘形状，分别在第一路径和第二路径选取两个点，同一方向连接这四个点形成第三路径；删除第三路径和第一路径、第三路径和第二路径相交部分，以形成第四路径；根据差分对引脚的类别，生成差分对焊盘的规避走线区域，该区域的形状与第四路径的形状相同。本申请实现了快速、精确的定位PAD的规避走线区域，弥补了人工处理效率低、精度低、形状不吻合的缺陷，有效缩减了PCB设计周期，提高了PCB设计效率，提升了差分信号的传输质量，从而保证PCB设计的质量。

技术领域

本发明实施例涉及印刷电路板设计技术领域，特别是涉及一种差分对焊盘的规避走线区域的生成方法、装置、设备及计算机可读存储介质。

背景技术

随着印刷技术的发展，用户对PCB(Printed Circuit Board，印刷电路板)的质量要求也就越来越高，相对应的PCB设计软件也就越来越多，Cadence作为业界应用最广泛的软件，不仅是它拥有强大的功能和多款相关软件做支撑，还因为它提供了开放式的二次开发接口和较为完善的开发语言库，用户可根据自身的需要进行开发。

skill语言是Cadence软件内置的一种基于C语言和LISP语言的高级编程语言，skill语言既可以用作最简单的语言工具，也可以作为开发任何应用的、强大的编程语言。Skill语言可以与底层系统交互，提供了访问Cadence各个工具的丰富接口。用户可以通过Skill语言来访问，并且可以开发自己的基于Cadence平台工具。

在PCB设计的后期，layout工程师需要对差分对焊盘(PAD)进行规避走线区域(route keep out)处理，也即为焊盘制作不可走线的区域。现有技术中，一般基于人工手工创建route keep out，对于大型PCB板尤其是大型服务器主板，差分对数量多，人工处理慢，规避走线区域的制作效率太低；且人工手动处理的形状(如圆形、椭圆形、不规则矩形等形状)不能与差分对PAD的形状吻合，精度较低，且影响差分信号质量。

发明内容

本发明实施例的目的是提供一种差分对焊盘的规避走线区域的生成方法、装置、设备及计算机可读存储介质，可以快速、精确的定位PAD的规避走线区域，弥补了人工处理效率低、精度低、形状不吻合的缺陷，大大提高了PCB设计效率和差分信号的传输质量。

为解决上述技术问题，本发明实施例提供以下技术方案：

本发明实施例一方面提供了一种差分对焊盘的规避走线区域的生成方法，基于skill语言，包括：

获取待设计元件中一对差分对引脚的焊盘形状，根据外扩距离沿周向外扩各焊盘形状，以形成第一路径和第二路径；

基于各焊盘形状，分别在所述第一路径和所述第二路径选取两个点，以使按照同一方向连接四个点所构成的第三路径的横向长度大于所述第一路径和所述第二路径的最大横向长度，横向为与两个焊盘中心点连线方向所垂直的方向；

删除所述第三路径和所述第一路径、所述第三路径和所述第二路径相交部分，以形成第四路径；

根据所述差分对引脚的类别，生成差分对焊盘的规避走线区域；所述规避走线区域的形状与所述第四路径的形状相同。

可选的，所述根据所述差分对引脚的类别，生成为差分对焊盘的规避走线区域包括：

判断所述差分对引脚为通孔还是贴片式；

若所述差分对引脚为贴片式，则在所述差分对焊盘相邻的两层创建规避走线区域，各规避走线区域的形状与所述第四路径的形状相同；

若所述差分对引脚为通孔，则在所有层创建规避走线区域，各规避走线区域的形状与所述第四路径的形状相同。