[发明专利]半导体器件及其形成方法

说明书

提供了包括具有多个间隔件层的间隔件部件的半导体器件结构。在一个实例中，半导体器件包括：衬底上的有源区，有源区包括源极/漏极区域；位于有源区上方的栅极结构，源极/漏极区域靠近栅极结构；间隔件部件，该间隔件部件具有沿着栅极结构的侧壁的第一部分并且具有沿着源极/漏极区域的第二部分，其中，间隔件部件的第一部分包括沿着栅极结构的侧壁的块状间隔件层，其中，间隔件部件的第二部分包括块状间隔件层和处理的密封间隔件层，处理的密封间隔件层沿着源极/漏极区域设置并且位于块状间隔件层和源极/漏极区域之间；以及位于间隔件部件上的接触蚀刻停止层。本发明的实施例还涉及半导体器件及其形成方法。

技术领域

本发明的实施例涉及半导体器件及其形成方法。

背景技术

在追求更高的器件密度、更高的性能和更低的成本的过程中，随着半导体工业已经进入纳米技术工艺节点，来自制造和设计问题的挑战已经引起了诸如鳍式场效应晶体管(FinFET)的三维设计的发展。典型的FinFET制造有从衬底延伸的鳍结构，例如通过蚀刻至衬底的硅层中。在垂直鳍中形成FinFET的沟道。在鳍结构上方(例如，上面以包裹)提供栅极结构。在沟道上具有栅极结构允许栅极结构周围的沟道的栅极控制是有益的。FinFET器件具有许多优势，包括减少短沟道效应和增加电流。

随着器件尺寸持续按比例缩小，可以通过使用金属栅电极而不是典型的多晶硅栅电极来改进FinFET器件的性能。形成金属栅极堆叠件的一个工艺是形成替换栅极的工艺(也称为“后栅极”工艺)，其中“后”制造最终的栅极堆叠件。然而，在先进的工艺节点中实现这种IC制造工艺存在挑战。在栅极制造期间对沉积和图案化工艺的不准确和不适当的控制可能严重恶化器件结构的电性能。

发明内容

本发明的实施例提供了一种半导体器件，包括：衬底上的有源区，所述有源区包括源极/漏极区域；栅极结构，位于所述有源区上方，所述源极/漏极区域靠近所述栅极结构；间隔件部件，具有沿着所述栅极结构的侧壁的第一部分并且具有沿着所述源极/漏极区域的第二部分，其中，所述间隔件部件的第一部分包括沿着所述栅极结构的侧壁的块状间隔件层，其中，所述间隔件部件的第二部分包括所述块状间隔件层和处理的密封间隔件层，所述处理的密封间隔件层沿着所述源极/漏极区域设置并且位于所述块状间隔件层和所述源极/漏极区域之间；以及接触蚀刻停止层，位于所述间隔件部件上。

本发明的另一实施例提供了一种用于形成半导体器件的方法，包括：通过使用第一工艺气体的第一原子层沉积工艺在衬底上形成密封间隔件层；通过第二工艺气体等离子体处理所述密封间隔件层以形成处理的密封间隔件层，其中，所述第一工艺气体与所述第二工艺气体不同；通过使用所述第一工艺气体的第二原子层沉积工艺在所述处理的密封间隔件层上形成块状间隔件层；以及沿着栅极结构的侧壁将所述处理的密封间隔件层和所述块状间隔件层图案化成栅极间隔件部件。

本发明的又一实施例提供了一种用于形成半导体器件的方法，包括：沿着衬底上的栅极结构的侧壁形成间隔件部件，所述间隔件部件包括处理的密封间隔件层和块状间隔件层，其中，所述栅极结构形成在有源区上方，所述有源区包括所述衬底上的源极/漏极区域，所述源极/漏极区域靠近所述栅极结构；以及沿着所述栅极结构的侧壁去除所述栅极结构和所述处理的密封间隔件层的至少部分，其中，去除所述栅极结构的同时保持沿着所述源极/漏极区域的所述处理的密封间隔件层。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1是根据一些实施例的用于在衬底上制造器件结构的示例性工艺的流程图；

图2示出了根据一些实施例的半导体器件结构的立体图；以及