[发明专利]在电子芯片中的半导体区域的制作

权利要求书

1.一种用于制造半导体器件的方法，所述方法包括：

用第一氮化硅层覆盖半导体衬底的第一区域和第二区域；

用能够相对于氮化硅被选择性地蚀刻的保护层覆盖所述半导体衬底的所述第一区域；

在所述保护层上方形成第二氮化硅层；

蚀刻穿过所述第二氮化硅层和所述第一氮化硅层、并进入所述半导体衬底中的沟槽；

用填充氧化物填充所述沟槽至所述保护层的上表面之上的水平；

选择性地去除被布置在所述第二区域上方的所述第二氮化硅层和所述第一氮化硅层；

去除所述保护层；

通过湿法蚀刻选择性地蚀刻所述填充氧化物，使得凹坑形成在所述第二区域周围的所述填充氧化物的表面上；和

选择性地去除被布置在所述第一区域上方的所述第一氮化硅层。

2.根据权利要求1所述的方法，其中，所述保护层包括第一氧化硅层。

3.根据权利要求2所述的方法，其中，所述保护层通过所述湿法蚀刻被选择性地去除。

4.根据权利要求1所述的方法，还包括：在选择性地去除被布置在所述第一区域上方的所述第一氮化硅层之后执行清洁步骤。

5.根据权利要求4所述的方法，还包括：在用所述第一氮化硅层覆盖所述半导体衬底之前形成第二氧化硅层，所述第二氧化硅层通过所述清洁步骤被去除。

6.根据权利要求1所述的方法，其中，填充所述沟槽包括：

用所述填充氧化物填充所述沟槽至所述第二氮化硅层之上的水平；

化学机械抛光位于所述第二区域上方的所述第二氮化硅层的部分之上的所述填充氧化物的部分；和

选择性地蚀刻所述填充氧化物。

7.根据权利要求1所述的方法，其中，填充所述沟槽包括：用填充氧化硅填充所述沟槽至所述保护层的上表面之上的2nm至15nm之间的水平。

8.根据权利要求1所述的方法，其中，在填充所述沟槽之后，所述第一区域上方的所述第二氮化硅层具有在30nm和100nm之间的厚度。

9.根据权利要求1所述的方法，其中，所述保护层具有在2nm至20nm之间的厚度。

10.根据权利要求1所述的方法，进一步包括：在选择性地去除所述第二氮化硅层之前、并且在去除所述保护层且选择性地蚀刻所述填充氧化物之后，执行热氧化以在所述第二区域上形成第三氧化硅层。

11.根据权利要求10所述的方法，其中，当去除所述保护层时，所述第三氧化硅层被去除。

12.根据权利要求1所述的方法，其中，所述半导体衬底是SOI结构的上半导体层。

13.根据权利要求1所述的方法，其中，所述半导体衬底是体衬底。

14.根据权利要求1所述的方法，还包括：在所述第一区域中和所述第一区域上形成N沟道晶体管，以及在所述第二区域中和所述第二区域上形成P沟道晶体管。

15.根据权利要求14所述的方法，还包括：在用所述第一氮化硅层覆盖所述半导体衬底之前，用p型掺杂剂掺杂所述第一区域以及用n型掺杂剂掺杂所述第二区域。