[发明专利]具有用于减少串扰的屏蔽结构的半导体器件

说明书

方法包括将管芯嵌入在模制材料内；在模制材料和管芯上方形成第一介电层；在第一介电层的远离管芯的上表面上方形成导线；以及在第一介电层和导线上方形成第二介电层。该方法还包括形成穿过第一介电层或第二介电层延伸的第一沟槽开口，其中，第一沟槽开口的纵向轴线与导线的纵向轴线平行，并且其中，没有导电部件在第一沟槽开口的底部处暴露；以及用导电材料填充第一沟槽开口以形成第一接地沟槽。本发明的实施例还涉及具有用于减少串扰的屏蔽结构的半导体器件。

技术领域

本发明的实施例涉及具有用于减少串扰的屏蔽结构的半导体器件。

背景技术

随着半导体技术的进一步发展，使用新的封装技术来适应缩小的管芯尺寸。例如，在集成扇出(InFO)封装件中，将管芯嵌入在模制材料中。在模制材料和管芯上方形成再分布结构，该再分布结构包括导电部件，诸如形成在一个或多个介电层中的导线和通孔。再分布结构的导电部件电连接至管芯。

发明内容

本发明的实施例提供了一种半导体器件，包括：管芯；模制材料，位于所述管芯周围；第一介电层，位于所述管芯和所述模制材料上方，所述第一介电层具有面向所述管芯的第一表面和与所述第一表面相对的第二表面；导线，沿着所述第一介电层的第二表面；第二介电层，位于所述第一介电层和所述导线上方，所述第二介电层具有面向所述管芯的第三表面和与所述第三表面相对的第四表面；第一导电结构，至少与所述导线的第一部分横向隔开并且至少与所述导线的第一部分平行，其中，所述第一导电结构被配置为电接地或连接至电源；以及第二导电结构，至少与所述导线的第一部分横向隔开并且至少与所述导线的第一部分平行，其中，所述导线的第一部分位于所述第一导电结构和所述第二导电结构之间，其中，所述第一导电结构的第一部分和所述第二导电结构的第一部分位于所述第一表面和所述第二表面之间或位于所述第三表面和所述第四表面之间，并且其中，所述第一导电结构的第一部分的纵向轴线和所述第二导电结构的第一部分的纵向轴线平行于所述第一介电层的第一表面。

本发明的另一实施例提供了一种形成半导体器件的方法，包括：将管芯嵌入在模制材料内；在所述模制材料和所述管芯上方形成第一介电层；在所述第一介电层的远离所述管芯的上表面上方形成导线；在所述第一介电层和所述导线上方形成第二介电层；形成穿过所述第一介电层或所述第二介电层延伸的第一沟槽开口，其中，所述第一沟槽开口的纵向轴线与所述导线的纵向轴线平行，并且其中，没有导电部件通过所述第一沟槽开口的底部暴露；以及用导电材料填充所述第一沟槽开口以形成第一接地沟槽。

本发明的又一实施例提供了一种半导体器件，包括：管芯，包括位于所述管芯的正面上的同一介电层中的导电柱和线通孔，其中，所述导电柱和所述线通孔电连接至所述管芯的相应的接触焊盘，并且其中，所述线通孔包括平行于所述管芯的正面延伸的导电路径；模制材料，位于所述管芯周围；第一介电层，位于所述模制材料和所述管芯上方；第一导线，位于所述第一介电层上方；以及导电结构，穿过所述第一介电层延伸并且连接至所述线通孔和所述第一导线，其中，所述导电结构的纵向轴线平行于所述管芯的正面。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1至图9以及图10A至图10D示出了根据实施例的处于各个制造阶段的半导体器件的截面图。

图11A至图11C示出了根据实施例的半导体器件的截面图。

图12A至图12C示出了根据实施例的半导体器件的截面图。

图13A至图13D示出了根据实施例的半导体器件的截面图。

图14A至图14E示出了根据实施例的半导体器件的截面图。

图15A至图15D示出了根据实施例的半导体器件的截面图。