[发明专利]存储系统和存储控制装置

说明书

本申请提供一种存储系统和存储控制装置，该存储系统包括：第一时钟装置，用于生成第一时钟信号并将该第一时钟信号发送至第一存储控制装置和第二存储控制装置；第一存储控制装置，用于接收该第一时钟信号并将该第一时钟信号发送至存储装置；第二存储控制装置，用于接收该第一时钟信号并将该第一时钟信号发送至存储装置；存储装置，用于从该第一存储控制装置和第二存储控制装置接收该第一时钟信号；根据该第一时钟信号进行数据读写。以此避免因针失效引起的时钟信号无法正常传输信号导致的丢盘。

技术领域

本申请涉及存储技术领域，更具体地，涉及存储系统和存储控制装置。

背景技术

为了保证存储设备的可靠性，存储设备会设置2个端口(port)，该2个端口分别与2个控制器连接，该2个控制器独立解耦。如果存储设备的2个端口中的一个端口失效，对应的控制器就会将该存储设备标记为故障。这种现象可以称为丢盘。该存储设备的读写通道从2个变为1个。这样就会影响该存储设备的读写性能。

以使用SFF-8639接口的存储设备为例，该存储设备具有两个端口，分别为端口A(port A)和端口B(port B)。该存储设备可以通过端口A与控制器A相连，并通过端口B与控制器B相连。对应于端口B的时钟信号的针脚比对应于端口A的时钟信号的针脚短，而且排列更密集。因此，端口B的时钟信号对应的针脚容易发生失效(例如，容易发生氧化或者污染物粘连在多个针脚)从而导致时钟信号无法正常传输。存储设备中数据的读写是依赖于时钟信号的。以写数据为例，控制器B可以发送一个时钟周期的写操作命令，再发送五个时钟周期的写地址，然后将需要写入该存储设备的数据发送至该存储设备。该存储设备根据该时钟信号确定时钟周期。一旦端口B的时钟信号无法正常传输，该存储设备就无法根据时钟信号进行数据读写。因此，如果端口B的时钟信号无法正常传输，控制器B就会将该存储设备标记为故障。这样，该存储设备的读写通道就从双通道变为了单通道，从而严重影响该存储设备的读写性能。

因此，如何避免因针脚失效引起的时钟信号无法正常传输导致的丢盘。

发明内容

本申请提供一种存储系统和存储控制装置，能够避免因针脚失效导致的时钟信号无法正常传输导致的丢盘。

第一方面，本申请提供一种存储系统，该存储系统包括：第一时钟装置、第一存储控制装置、第二存储控制装置，和存储装置，其中该第一时钟装置与该第一存储控制装置相连，该第一时钟装置与该第二存储控制装置相连，该第一存储控制装置与该存储装置相连，该第二存储控制装置与该存储装置相连；该第一时钟装置，用于生成第一时钟信号并将该第一时钟信号发送至该第一存储控制装置和该第二存储控制装置；该第一存储控制装置，用于接收该第一时钟信号并将该第一时钟信号发送至该存储装置；该第二存储控制装置，用于接收该第一时钟信号并将该第一时钟信号发送至该存储装置；该存储装置，用于从该第一存储控制装置和该第二存储控制装置接收该第一时钟信号；该存储装置，还用与根据该第一时钟信号进行数据读写。上述技术方案能够避免因针脚失效引起的时钟信号无法正常传输所导致的丢盘问题。

在一种可能的实现方式中，该存储系统，还包括：第二时钟装置，其中该第二时钟装置与该第一存储控制装置相连，该第二时钟装置与该第二存储控制装置相连；该第二时钟装置，用于生成第二时钟信号，并将该第二时钟信号发送至该第一存储控制装置和该第二存储控制装置；该第一存储控制装置，还用于接收该第二时钟信号并将该第二时钟信号发送至该存储装置；该第二存储控制装置，还用于接收该第二时钟信号并将该第二时钟信号发送至该存储装置；该存储装置，用于从该第一存储控制装置和该第二存储控制装置接收该第二时钟信号；该存储装置，还用与根据该第二时钟信号进行数据读写。上述技术方案能够保证在一个时钟装置发生故障或者用于传输时钟信号的总线和/或端口发生故障的情况下，存储装置仍然能够获取到时钟信号。