[发明专利]一种配合纠错磁性随机存储器使用的缓存系统

说明书

本发明公开了一种配合纠错磁性随机存储器使用的缓存系统，包括MRAM存储模块、错误检测和矫正电路、控制电路、缓存，控制电路接受读写操作指令并控制错误检测和矫正电路与缓存；读写数据时，控制电路首先检测该数据是否在缓存中，若在，则直接对缓存中数据操作；若要读的数据不在缓存中，则控制电路将MRAM存储模块中已存有的数据读出并经过错误检测和校正电路处理后写入缓存并返回给外部电路。本发明公开的缓存系统，若独立存在，对整块MRAM仅需少量存储和控制电路；若作为CPU缓存的一部分，则优势更大，几乎无需付出额外成本代价，修改现有CPU的缓存机制，就可以解决含纠错功能的MRAM的写速度问题。

技术领域

本发明涉及一种缓存系统，具体涉及一种配合纠错磁性随机存储器(MRAM，Magnetic Random Access Memory)使用的缓存系统，属于半导体芯片技术领域。

背景技术

MRAM是一种新的内存和存储技术，可以像SRAM/DRAM一样快速随机读写，还可以像Flash闪存一样在断电后永久保留数据。不像DRAM以及Flash那样与标准CMOS半导体工艺不兼容，MRAM可以和逻辑电路集成到一个芯片中。

MRAM的原理，是基于一个叫做磁性隧道结(MTJ)的结构。它是由两层铁磁性材料夹着一层非常薄的非铁磁绝缘材料组成的，如图1和图2所示。下面的一层铁磁材料是具有固定磁化方向的参考层13，上面的铁磁材料是可变磁化方向的记忆层11，记忆层11的磁化方向可以和参考层13相平行或反平行。由于量子物理的效应，电流可以穿过中间的隧道势垒层12，但是磁性隧道结的电阻和可变磁化层的磁化方向有关。记忆层11和参考层13的磁化方向相平行时电阻低，如图1；反平行时电阻高，如图2。

读取MRAM的过程就是对磁性隧道结的电阻进行测量。使用比较新的STT-MRAM技术，写MRAM也比较简单：使用比读更强的电流穿过磁性隧道结进行写操作。一个自下而上的电流把可变磁化层置成与固定层反平行的方向。自上而下的电流把它置成平行的方向。

每个MRAM存储单元由一个磁性隧道结(MTJ)和一个NMOS选择管组成，如图3所示。每个存储单元需要连接三根线：NMOS管的栅极连接到芯片的字线(Word Line)32，负责接通或切断这个单元；NMOS管的一极连在源极线(Source Line)33上，NMOS管的另一极和磁性隧道结34的一极相连，磁性隧道结34的另一极连在位线(Bit Line)31上。

MRAM的读出电路需要检测MRAM记忆单元的电阻。由于磁性隧道结的电阻可能会因为生产工艺、读写次数、温度等原因漂移，从而导致数据错误(读出的数据比特与之前最近一次写入的数据比特相反)。为解决这一问题，可以加入错误检测和矫正电路(ECC，ErrorChecking and Correcting)，对一个字的数据进行编码，加入一些校验位比特，从而对数据错误进行检测和矫正。

通常，中央处理器(CPU)在读数据时，会通过CPU缓存一次性读取固定长度的数据，该长度可能与编码字长不一致；CPU在写数据时，则不会将原始数据从存储设备中读到CPU缓存中。而这一纠错方法要求在更新数据块中一部分数据时，同时更新校验位比特，而对校验位比特的更新，要求知道数据块的其他部分。这个进行纠错的字，太短则编码效率太低，芯片成本高；太长则带来写速度问题：外部可能只写一个短的字，却不得不把整个长字读出重新编解码，要耗费数个时钟周期才能完成一次写入操作。

对比专利CN107643955A描述了一种基于纠错回写技术提升非易失存储器性能的方法，结构如图6所示。数据被读出后会由读写驱动进行纠错并输出，纠错后的数据也会被更新到NVM阵列中。如果错误次数超过阈值，则会将逻辑地址映射到新的物理地址。

发明内容