[发明专利]一种浪涌保护器件及其组成的芯片、通信终端

说明书

本发明公开了一种浪涌保护器件及其组成的芯片、通信终端。该浪涌保护器件包括输入焊盘与输出焊盘，输入焊盘连接电源电压，输出焊盘连接地线，输入焊盘与输出焊盘之间设置NMOS晶体管组，NMOS晶体管组通过金属走线分别与输入焊盘、输出焊盘连接；其中，改变NMOS晶体管组分别与输入焊盘和输出焊盘之间的金属走线结构和/或NMOS晶体管组的结构，以减小或抵消沿着电源电压走线方向上各NMOS晶体管组分别到输入焊盘和输出焊盘的金属走线长度不同而导致的NMOS晶体管组导通不均匀，从而增强本浪涌保护器件的导通均匀性，提高本浪涌保护器件的防浪涌能力。

技术领域

本发明涉及一种浪涌保护器件，同时也涉及包括该浪涌保护器件的芯片及相应的通信终端，属于模拟集成电路技术领域。

背景技术

在集成电路设计中，浪涌是指电源刚开通的那一瞬间产生的强力脉冲。它很可能使芯片在浪涌的一瞬间烧坏，所以芯片在设计时需要优先考虑浪涌问题。在现有技术中，芯片一般采用多级防护、逐级消减的防护原理来解决浪涌问题。

如图1所示，该多级防护电路一般包括第一级保护电路和被保护芯片内部的电源钳位电路；其中，第一级保护电路可以采用瞬态抑制二极管(Transient VoltageSuppressor吸收一个瞬间大电流，并把其两端电压箝制在一个预定的数值上，从而保护后面的电路元件不受瞬态高压尖峰脉冲的冲击；电源钳位电路设置在电源电压与地线之间，并通过该电路中的多个NMOS晶体管实现泄放瞬时大电流，进而避免芯片因瞬时大电流而被烧坏。

由于电源钳位电路的NMOS晶体管的导通均匀性会影响其浪涌保护能力，因此，通常采用增大NMOS晶体管的漏极与栅极的间距来提高其导通均匀性。但是，这种做法会增加芯片面积，降低集成度；或者，在NMOS晶体管上增加硅化物保护层来提高其导通均匀性，但这种做法会显著增加成本。

发明内容

本发明所要解决的首要技术问题在于提供一种浪涌保护器件。

本发明所要解决的另一技术问题在于提供一种包括该浪涌保护器件的芯片及相应的通信终端。

为了实现上述目的，本发明采用下述的技术方案：

根据本发明实施例的第一方面，提供一种浪涌保护器件，包括输入焊盘与输出焊盘，所述输入焊盘连接电源电压，所述输出焊盘连接地线，所述输入焊盘与所述输出焊盘之间设置NMOS晶体管组，所述NMOS晶体管组通过金属走线分别与所述输入焊盘、所述输出焊盘连接；其中，

分别改变所述NMOS晶体管组与所述输入焊盘和所述输出焊盘之间的金属走线结构，以减小或抵消沿着电源电压走线方向上各所述NMOS晶体管组分别到所述输入焊盘和所述输出焊盘的金属走线长度不同而导致的所述NMOS晶体管组导通不均匀。

其中较优地，当各所述NMOS晶体管组分别采用相同宽度、材料及厚度的金属走线连接所述输入焊盘与所述输出焊盘时，沿着所述电源电压走线方向依次增加各所述NMOS晶体管组到所述输入焊盘和所述输出焊盘的金属走线的层数，使得各所述NMOS晶体管组分别到所述输入焊盘和所述输出焊盘的等效金属走线电阻依次减小。

其中较优地，当各所述NMOS晶体管组分别采用相同层数、厚度及材料的金属走线连接所述输入焊盘与所述输出焊盘时，沿着所述电源电压走线方向依次增加各所述NMOS晶体管组分别到所述输入焊盘和所述输出焊盘的金属走线的宽度，使得各所述NMOS晶体管组到所述输入焊盘和所述输出焊盘的等效金属走线电阻依次减小。

其中较优地，当各所述NMOS晶体管组分别采用相同宽度、材料及层数的金属走线连接所述输入焊盘与所述输出焊盘时，沿着所述电源电压走线方向依次增加各所述NMOS晶体管组分别到所述输入焊盘和所述输出焊盘的金属走线的厚度，使得各所述NMOS晶体管组分别到所述输入焊盘和所述输出焊盘的等效金属走线电阻依次减小。