[发明专利]氮化钨阻挡层沉积

说明书

本发明涉及氮化钨阻挡层沉积，具体提供了氮化钨(WN)沉积的方法。还提供了用于钨(W)触点与锗化硅(SiGe)层的叠层以及用于形成它们的方法。叠层包括SiGe/硅化钨(WSi_x)/WN/W层，其中WSix提供SiGe和WN层之间的欧姆接触。还提供了在使用六氟化钨(WF₆)沉积含W膜中减少氟(F)对下层的侵蚀的方法。还提供了执行这些方法的装置。

技术领域

本发明总体上涉及半导体制造工艺,具体涉及氮化钨阻挡层沉积。

背景技术

使用化学气相沉积(CVD)技术的钨(W)膜沉积是半导体制造工艺的组成部分。例如，钨膜可以相邻金属层之间的水平互连、通孔，以及第一金属层和硅衬底上的器件之间的触头的形式被用作为低电阻率的电气连接。在一钨沉积工艺的示例中，氮化钛(TiN)阻挡层被沉积在介电衬底上，然后跟着钨膜的薄成核层的沉积。之后，剩余的钨膜被沉积在该成核层上作为体层(bulk layer)。通常，钨体层通过在CVD工艺中用氢(H₂)还原六氟化钨(WF₆)来形成。

钨膜也可用于各种存储器应用中，包括用于形成用于动态随机存取存储器(DRAM)结构的触点中。

发明内容

本公开的一个方面涉及一种在特征上沉积氮化钨(WN)阻挡层的方法。该方法包括在衬底上提供特征。该特征可以形成在介电层和硅锗(SiGe)层中并且包括SiGe表面。该方法涉及将SiGe表面暴露于氮自由基以处理SiGe表面，在经处理的SiGe表面上沉积钨(W)层，并沉积与该特征共形的氮化钨(WN)层。在一些实施方式中，该方法涉及用钨(W)填充该特征。氮自由基可以在由氮(N₂)气产生的感应耦合等离子体中产生。

在一些实施方式中，W层厚度在5埃和30埃之间。在SiGe表面上沉积W层的过程中，W层的全部或一部分被转换成硅化钨层。在一些实施方式中，该方法还包括在SiGe表面上形成氮化物层。在一些实施方式中，在经处理的SiGe表面上沉积W层包括将衬底暴露于六氟化钨(WF₆)和还原剂(例如硅烷(SiH₄))的交替脉冲。在一些实施方式中，经处理的SiGe表面防止氟从WF₆扩散到经处理的SiGe表面下方的SiGe中。

在一些实施方式中，沉积WN层包括使特征暴露于交替脉冲的六氟化钨(WF₆)、还原剂和氮化剂。在一些这样的实施方式中，还原剂是乙硼烷(B₂H₆)并且氮化剂是氨(NH₃)。在一些这样的实施方案中，特征暴露所针对的WF₆与还原剂分子的比率大于2：1。在一些实施方式中，该比率大于2.5:1。

在一些实施方式中，该方法涉及使WN层脱卤。可以通过将WN层暴露于由氢(H₂)和氩(Ar)产生的等离子体来执行脱卤。

具体而言，本发明的一些方面可以阐述如下：

1.一种方法，其包括：

提供形成在衬底上的介电层和硅锗(SiGe)层中的特征，其中所述特征包括SiGe表面；

将所述SiGe表面暴露于氮自由基以处理所述SiGe表面；

在经处理的所述SiGe表面上沉积钨(W)层；以及

沉积与所述特征共形的氮化钨(WN)层。

2.根据条款1所述的方法，其还包括用钨(W)填充所述特征。

3.根据条款1所述的方法，其中氮自由基在由氮(N₂)气产生的电感耦合等离子体中产生。

4.根据条款1所述的方法，其还包括在所述SiGe表面上形成氮化物层。