[发明专利]一种测试激励分段及编码方法

说明书

本发明涉及一种测试激励分段及编码方法。该编码方法包括测试激励分段和分段数据编码方式；首先，将测试激励进行均匀分段操作，而后，根据每一分段的测试数据之间的相容性，将每一分段的每8位数据编码为5位数据。本发明可以减少测试激励并行输入需要占用的芯片输入端口数量，还可以降低测试激励的传输时间。

技术领域

本发明涉及数字集成电路测试领域，特别是集成电路可测性设计领域，具体涉及一种测试激励分段及编码方法。

背景技术

现阶段的数字集成电路扫描测试，通过使用自动测试设备(ATE)的方法，完成全部测试向量的扫描测试。完成一个测试向量的测试需要经历测试激励扫描输入、测试响应生成及测试响应输出三个过程。影响数字芯片测试成本的两个主要因素是测试数据存储开销和测试应用时间开销，已有的测试向量压缩编码方法可以较好的降低测试数据存储开销，但在测试激励的快速输入和测试响应的快速输出方面存在一定的局限性。常用的测试向量压缩编码方法主要有PR码、哈夫曼码、FDR码、9C码、BM码及EFDR码等，这些方法可以取得较好的压缩效果，可以有效降低测试数据的存储开销。但是，测试向量经过压缩编码后，完成一个测试向量的测试，测试激励的串行输入需要占用接近50％的测试应用时间。

基于此，为了降低测试激励的传输时间和减少测试激励并行输入需要占用的输入端口数量，本发明提出了一种新的测试激励分段和编码方法，在ATE的一个或两个测试周期内，使用芯片的5个输入端口可以快速输入8位测试激励，大幅度减少测试激励扫描输入的时钟周期数。

发明内容

本发明的目的在于提供一种测试激励分段及编码方法，该方法可以减少测试激励并行输入需要占用的芯片输入端口数量，还可以降低测试激励的传输时间。

为实现上述目的，本发明的技术方案是：一种测试激励分段及编码方法，将测试激励进行均匀分段操作，而后，根据每一分段的测试数据之间的相容性，将每一分段的8位数据编码为5位数据。

在本发明一实施例中，还包括将每一分段的8位数据编码为5位数据后，使用芯片的5个输入端完成8位测试激励的输入。

在本发明一实施例中，测试数据之间的相容性定义方式如下：将当前分段的8位数据和前一个分段的8位数据按照位置进行对比，若对应的两数据位相同或者若当前分段中有为x位的数据位，则定义该数据位或该些数据位具有相容性。

在本发明一实施例中，所述x位即当前分段数据中取值不会影响扫描测试故障覆盖率的数据位。

在本发明一实施例中，将每一分段的8位数据编码为5位数据的方式如下：