[发明专利]乘法器及神经网络计算平台

权利要求书

1.一种用于将第一操作数与第二操作数相乘的乘法器，包括：

与第二操作数的位数数目相同的加法单元，每个加法单元包括一个多路选择器，并且次低位到最高位的加法单元各自包括一个移位器和一个加法器，其中

第二操作数的每一位作为与之对应的多路选择器的选择信号送入；

最低位多路选择器的第一输入端的输入为零，后续每个多路选择器的第一输入端的输入为在前多路选择器的输出；

最低位多路选择器的第二输入端的输入为第一操作数，后续每个多路选择器的第二输入端的输入为在前多路选择器的输出与经移位器移位的所述第一操作数由加法器相加之和；

最高位多路选择器的输出端输出所述第一操作数与所述第二操作数的相乘结果，并且其中，

至少一个多路选择器的第二输入端上布置有寄存器。

2.如权利要求1所述的乘法器，其中，预定间隔的所述加法单元的多路选择器的第二输入端上布置有寄存器。

3.如权利要求1所述的乘法器，其中，每个加法单元的多路选择器的第二输入端上布置有寄存器。

4.如权利要求1所述的乘法器，还包括：

布置在加法单元之前的第一操作数寄存器。

5.如权利要求1所述的乘法器，还包括接收有效信号的送入并在所述乘法器输出所述相乘结果的时钟周期输出有效信号的控制通路。

6.如权利要求5所述的乘法器，其中，所述控制通路包括与每个加法单元相对应的多路选择器单元，其中，

第二操作数的每一位作为与之对应的多路选择器的选择信号送入；

最低位多路选择器的第一输入端和第二输入端的输入为所述有效信号，后续每个多路选择器的第一输入端和第二输入端的输入为在前多路选择器的输出；

所述最高位多路选择器的输出端在所述最高位多路选择器输出所述相乘结果同一的时钟周期输出所述有效信号，并且其中，

与所述加法单元相对应地在至少一个多路选择器的第二输入端上布置有寄存器。

7.一种将第一操作数与第二操作数相乘的方法，包括：

将第二操作数的每一位送入与之对应的多路选择器的选择信号输入端；

将零输入最低位多路选择器的第一输入端，并将每个在前多路选择器的输出作为在后多路选择器的第一输入端的输入；

将第一操作数输入最低位多路选择器的第二输入端，并将所述每个在前多路选择器的输出与经移位的所述第一操作数之和作为在后多路选择器的第二输入端的输入；

由最高位多路选择器的输出端输出所述第一操作数与所述第二操作数的相乘结果，并且其中，

至少一个多路选择器的第二输入端上布置有寄存器，并且

输出所述相乘结果所需的时钟周期数与所述寄存器的数量正相关。

8.如权利要求7所述的方法，其中，预定间隔的所述多路选择器的第二输入端上布置有寄存器，并且所述方法包括：

在将在前多路选择器的输出与经移位的所述第一操作数之和以及/或者所述第一操作数送入布置寄存器的在后多路选择器的第二输入端之前经过一个时钟周期的所述寄存器寄存。

9.如权利要求7所述的方法，其中，每个多路选择器的第二输入端上布置有寄存器，并且所述方法包括：

在将每个在前多路选择器的输出与经移位的所述第一操作数之和以及所述第一操作数送入在后多路选择器的第二输入端之前经过一个时钟周期的寄存器寄存。

10.如权利要求7所述的方法，还包括：

将所述第一操作数在与所述第二操作数相乘之前经过一个时钟周期的寄存器寄存。

11.如权利要求7所述的方法，还包括：

将有效信号送入控制通路以在输出所述相乘结果的时钟周期输出所述有效信号。