[发明专利]并行芯片测试装置及测试方法

说明书

本发明涉及并行芯片测试装置及测试方法，该装置包括SOM模块以及若干个FPGA模块，若干个FPGA模块与SOM模块连接，若干个FPGA模块之间相互连接；FPGA模块与设有的测试子板连接。本发明通过设置阵列布置的若干个FPGA模块，由SOM模块控制FPGA模块，并由SOM模块下发测试信息至FPGA模块，FPGA模块将测试信息转换为所需的逻辑，并复制给其他FPGA模块以及测试子板，将逻辑分发至与之连接的测试子板，实现芯片的并行测试，以提高测试效率，满足多芯片的测试需求，降低测试成本。

技术领域

本发明涉及芯片测试装置，更具体地说是指并行芯片测试装置及测试方法。

背景技术

随着技术的发展，人们对电子产品的需求越来越大，如手机、电脑以及最近兴起的人工智能产品等。不仅出现了NAND Flash基本的存储芯片，还涌现出了同控制器一起封装的eMMC，UFS等芯片。存储容量要求越来越大，尺寸也越来越小，如何降低芯片的测试成本以及提高测试效率，成为测试人员一直研究的问题。

标准化、开放性是各个设备厂商追求的目标。国际上先进的测试设备商，例如爱德万，泰瑞达等都针对主流的芯片推出了中高档的自动测试设备，但是面对芯片的不断更新，测试设备也无法做到面面俱到。对于NAND Flash制造商而言，购买自动测试仪器是最常见的选择，但是购买费用是很大的支出，或者随着产品的多样化和复杂化，单一的设备并不能满足多芯片的测试需求，而通过万用表，示波器和信号发生仪等手工测试，不仅要求测试人员有较高的专业知识和经验，而且测试周期长，无法排除人为误差因素，更不能实现大批量自动化测试需求。

因此，有必要设计一种装置，实现满足多芯片的测试需求，并提高测试效率，降低测试成本。

发明内容

本发明的目的在于克服现有技术的缺陷，提供并行芯片测试装置及测试方法。

为实现上述目的，本发明采用以下技术方案：并行芯片测试装置，包括有SOM模块以及若干个FPGA模块，若干个FPGA模块与所述SOM模块连接，若干个FPGA模块之间相互连接；所述FPGA模块与设有的测试子板连接。

其进一步技术方案为：所述FPGA模块通过连接器与所述测试子板连接。

其进一步技术方案为：所述测试子板上设有若干个与目标芯片连接的底座。

本发明还提供了并行芯片测试方法，包括有：

设置SOM模块；

FPGA模块获取总线时序逻辑；

FPGA模块复制总线时序逻辑；

FPGA模块将总线时序逻辑分发至测试子板上的目标芯片；

反馈测试子板上的目标芯片的信息至SOM模块。

其进一步技术方案为：所述FPGA模块获取总线时序逻辑的步骤，包括以下具体步骤：

FPGA模块从SOM模块获取测试信息；

将测试信息转换为总线时序逻辑。

其进一步技术方案为：所述FPGA模块从SOM模块获取测试信息的步骤中，所述测试信息包括控制指令和数据信息。

其进一步技术方案为：所述反馈测试子板上的目标芯片的信息至SOM模块的步骤之前，还包括：

利用总线时序逻辑对每个测试子板上的目标芯片进行测试。

其进一步技术方案为：FPGA模块复制总线时序逻辑的步骤之后，还包括：

将复制的总线时序逻辑分发至其余FPGA模块。