[发明专利]半导体器件在审
申请号: | 201810718141.5 | 申请日: | 2018-07-03 |
公开(公告)号: | CN109390406A | 公开(公告)日: | 2019-02-26 |
发明(设计)人: | 尹彰燮;崔秉夏;金旲根;金秀珉;朴世玩;李志镐 | 申请(专利权)人: | 三星电子株式会社 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L29/423 |
代理公司: | 北京市柳沈律师事务所 11105 | 代理人: | 张波 |
地址: | 韩国*** | 国省代码: | 韩国;KR |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 场绝缘膜 鳍型 半导体器件 距离增大 图案 栅极电极 基本恒定 侧壁 减小 相交 | ||
提供了一种半导体器件。该半导体器件包括鳍型图案、在鳍型图案的侧壁的一部分上的场绝缘膜、以及在鳍型图案和场绝缘膜上与鳍型图案相交的栅极电极。场绝缘膜上的栅极电极包括场绝缘膜上的第一部分、第二部分和第三部分。第一部分的第一宽度随着距场绝缘膜的第一距离增大而增大,第二部分的第二宽度随着距场绝缘膜的第二距离增大而减小,并且第三部分的第三宽度随着距场绝缘膜的第三距离增大而增大或基本恒定。
相关申请的交叉引用
本申请根据35U.S.C§119要求于2017年8月4日在韩国知识产权局提交的韩国专利申请第10-2017-0098997号的优先权,其公开内容通过引用整体并入这里。
技术领域
本发明构思涉及一种半导体器件。更具体地,本发明构思涉及一种多栅极晶体管。
背景技术
作为用于增强半导体器件密度的缩放技术,已经提出了多栅极晶体管,其中在衬底上形成鳍型硅本体并且在硅本体(silicon body)的表面上形成栅极。
由于这种多栅极晶体管利用三维沟道,因此可以容易地被缩放。此外,即使不增加多栅极晶体管的栅极长度,也可以提高电流控制能力。此外,可能有效地抑制其中沟道区的电势受漏极电压影响的SCE(short channel effect,短沟道效应)。
发明内容
本发明构思的一些实施例提供了具有提高的性能和产品可靠性的半导体器件。
本发明构思的实施例不限于上面提到的那些,并且本领域技术人员根据下面的描述可以推导出未讨论过的其他实施例。
根据本发明构思的一些实施例,提供了一种半导体器件,该半导体器件包括:鳍型图案;设置在鳍型图案的侧壁的一部分上的场绝缘膜;以及鳍型图案和场绝缘膜上的栅极电极。栅极电极包括在场绝缘膜上的第一部分、第二部分和第三部分。第一部分的第一宽度随着距场绝缘膜的第一距离增大而增大,第二部分的第二宽度随着距场绝缘膜的第二距离增大而减小,并且第三部分的第三宽度随着距场绝缘膜的第三距离增大而增大或基本恒定。第一距离小于第二距离并且第二距离小于第三距离。
根据本发明构思的方面,提供了一种半导体器件,该半导体器件包括沿着第一方向延伸的鳍型图案、在鳍型图案的侧壁的一部分上的场绝缘膜、在场绝缘膜上且围绕鳍型图案上的沟槽的层间绝缘膜。沟槽沿着与第一方向相交的第二方向延伸并且包括三角形烧瓶形状的横截面。栅极间隔件沿着沟槽的侧壁延伸,并且栅极绝缘膜沿着栅极间隔件的侧壁和沟槽的底表面延伸。栅极电极在栅极绝缘膜上。
根据本发明构思的方面,提供了一种半导体器件,其包括鳍型图案、在鳍型图案的侧壁的一部分上的场绝缘膜、以及在场绝缘膜上的栅极电极。与第二方向相交的栅极电极的横截面具有三角形的烧瓶形状,并且栅极电极的侧壁包括嵴部(crest)。
附图说明
通过参考附图详细描述本发明构思的示例性实施例,本发明构思的上述和其他方面及特征将变得更加明显,其中:
图1是根据本发明构思的一些实施例的半导体器件的透视图。
图2是根据本发明构思的一些实施例的沿着图1的线A-A'截取的横截面视图。
图3a和图3b是根据本发明构思的一些实施例的沿着图1的线B-B'截取的横截面视图。
图4是根据本发明构思的一些实施例的图3a和图3b的区域R的放大视图。
图5是根据本发明构思的一些实施例的沿图1的线C-C'截取的横截面视图。
图6是根据本发明构思的一些实施例的半导体器件的示图。
图7是根据本发明构思的一些实施例的沿着图6的线D-D'截取的横截面视图。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810718141.5/2.html,转载请声明来源钻瓜专利网。
- 上一篇:集成电路器件及其存储器阵列
- 下一篇:半导体装置
- 同类专利
- 专利分类