[发明专利]半导体结构和方法

说明书

提供了一种用于为半导体晶圆提供支承的系统和方法。实施例包括从半导体晶锭分离半导体晶圆之前，在半导体晶锭形成期间引入空位增强原料。空位增强原料在半导体晶锭内以高密度形成空位，并且所述空位在诸如退火的高温度工艺期间在半导体晶圆内形成体微缺陷。这些体微缺陷有助于在后续工艺期间提供支承和增强半导体晶圆并且有助于减少或者消除可能出现的指纹覆盖。本发明还提供了半导体结构和方法。

本申请是2012年11月26日提交的优先权日为2012年06月15日的申请号为201210489256.4的名称为“半导体结构和方法”的发明专利申请的分案申请。

技术领域

本发明一般地涉及半导体技术领域，更具体地来说，涉及半导体结构和方法。

背景技术

通常，集成电路可以由半导体管芯内的多个半导体器件形成。作为用于该工艺的起点，半导体器件可以通过包括氧化、注入、沉积、光刻、蚀刻、退火、化学机械抛光的一系列制造步骤形成。一旦已经形成半导体器件，为了将单个器件相互连接并且还为了提供单个器件和外部器件之间的连接，一系列的导电层和介电层可以沉积或者以其他方式形成在半导体器件的上方，使得可以通过消费者用于一体化集成电路。

然而，当集成电路和它们关联的半导体器件在急速小型化过程中按比例减小到越来越小的尺寸，已经在所有的生产层面中出现了问题。这些问题包括获得光刻掩模的提高的精确性以确保在沉积工艺期间在高纵横比通孔中具有足够覆盖率的任何事情。在各级小型化中，需要处理这些问题以便小型化继续符合消费者对产品的要求。

随着器件尺寸下降超出20纳米工艺节点，可以发生的一种问题是可以在半导体晶圆中产生缺陷，其中，为了制造集成电路，各种半导体器件、导电层和介电层形成在该半导体晶圆上。尤其是，半导体晶圆在高温工艺期间具有翘曲或者挠曲的趋势。在越来越小的工艺节点中，当在半导体晶圆上实施各种制造工艺时，甚至晶圆的小翘曲或者挠曲就可以导致未对准。

发明内容

为了现有技术中所存在的缺陷，根据本发明的一方面，提供了一种用于制造半导体器件的方法，所述方法包括：将半导体原料和空位增强原料进行组合以形成组合的原料混合物；以及将所述原料混合物结晶化为半导体晶锭。

在该方法中，将所述半导体原料和所述空位增强原料进行组合进一步包括：将所述半导体原料融化为半导体熔融。

在该方法中，所述空位增强原料为氮化物。

该方法进一步包括：从所述半导体晶锭中分离出一个或多个半导体晶圆。

该方法进一步包括：在所述一个或多个半导体晶圆的一个半导体晶圆内形成隔离区。

在该方法中，形成所述隔离区进一步包括：在所述一个或多个半导体晶圆的一个半导体晶圆中的沟槽内沉积介电材料；以及对所述介电材料进行退火，其中，对所述介电材料进行退火在所述一个或多个半导体晶圆的一个半导体晶圆内生成体微缺陷。

在该方法中，所述体微缺陷的浓度大于约1E9#/cm³。

根据本发明的另一方面，提供了一种制造半导体器件的方法，所述方法包括：提供半导体原料；将空位增强原料引入所述半导体原料内，所述空位增强原料包括空位增强材料；将所述半导体原料和所述空位增强材料结晶化为半导体晶锭，其中，所述半导体晶锭包括第一组空位；从所述半导体晶锭中分离出半导体晶圆，所述半导体晶圆包括所述第一组空位；以及使用至少部分热工艺将所述第一组空位转换为体微缺陷。

在该方法中，引入所述空位增强原料在所述半导体原料内引入浓度在大约1E10原子/立方厘米和1E9原子/立方厘米之间的空位增强原料。

在该方法中，结晶化所述半导体原料和所述空位增强原料进一步包括实施Czochralski工艺。