[发明专利]三维存储器件及在其阶梯区形成接触孔的方法

说明书

一种在三维存储器件的阶梯区形成接触孔的方法，包括以下步骤：提供半导体结构，半导体结构具有阶梯区，阶梯区具有多个阶梯结构，每个阶梯结构包括从上到下交替堆叠的至少一介质层和至少一导电层；从各阶梯结构的至少一导电层被暴露的侧壁去除一部分导电层材料，以形成相对于相邻的介质层的凹陷；在阶梯区覆盖绝缘层，绝缘层填充各凹陷；去除阶梯区上表面的绝缘层和介质层，以暴露各阶梯结构顶部的第一导电层，同时保留位于各凹陷的绝缘层；在各阶梯结构顶部的第一导电层上形成第二导电层；以及在各阶梯结构上形成接触孔。本发明通过加厚阶梯区的导电层的厚度，为接触孔的刻蚀提供了更大的裕量，从而降低了接触孔刻蚀穿通的概率。

技术领域

本发明主要涉及半导体制造方法，尤其涉及一种在三维存储器件的阶梯区中形成接触孔的方法，以及三维存储器件。

背景技术

为了克服二维存储器件的限制，业界已经研发了具有三维(3D)结构的存储器件，通过将存储器单元三维地布置在衬底之上来提高集成密度。

在例如3D NAND闪存的三维存储器件中，存储阵列可包括核心(core)区和阶梯区。阶梯区用来供存储阵列各层中的控制栅引出接触部。这些控制栅作为存储阵列的字线，执行编程、擦写、读取等操作。

在3D NAND闪存的制作过程中，在阶梯区的各级阶梯结构上刻蚀形成接触孔，然后填充接触孔，从而引出控制栅的电信号。在实际生产过程中，由于3D-NAND闪存阶梯层数多，在接触孔刻蚀步骤中，为了保证下层阶梯能够被顺利引出，上层阶梯容易被过刻蚀(OverEtch)，出现刻蚀穿通(Punch Through)，导致无法满足工艺要求，降低产品良率。

发明内容

本发明提供一种在三维存储器件的阶梯区中形成接触孔的方法以及三维存储器件，可以缓解阶梯区的接触孔刻蚀穿通的问题。

本发明为解决上述技术问题而采用的技术方案是一种在三维存储器件的阶梯区形成接触孔的方法，包括以下步骤：提供半导体结构，所述半导体结构具有阶梯区，所述阶梯区具有多个阶梯结构，每个阶梯结构包括从上到下交替堆叠的至少一介质层和至少一导电层；从各阶梯结构的所述至少一导电层被暴露的侧壁去除一部分导电层材料，以形成相对于相邻的介质层的凹陷；在所述阶梯区覆盖绝缘层，所述绝缘层填充各凹陷；去除所述阶梯区上表面的绝缘层和介质层，以暴露各阶梯结构顶部的第一导电层，同时保留位于各凹陷的绝缘层；在各阶梯结构顶部的所述第一导电层上形成第二导电层；以及在各阶梯结构上形成接触孔。

在本发明的一实施例中，形成所述第二导电层的方法为：在各阶梯结构顶部的暴露的第一导电层上生长得到第二导电层。

在本发明的一实施例中，形成所述第二导电层的方法为：在所述阶梯区覆盖导电材料，同时使各阶梯结构顶部的第一导电层相互之间电绝缘，此时各阶梯结构的所述导电材料构成第二导电层。

在本发明的一实施例中，在各阶梯结构顶部的所述第一导电层上形成第二导电层的步骤中，使得至少部分阶梯结构上的所述第二导电层的厚度大于与所述第二导电层位于同一层的介质层的厚度。

在本发明的一实施例中，所述第二导电层的厚度为10-50nm。

在本发明的一实施例中，所保留的位于各导电层的凹陷的绝缘部的宽度为20-80nm。

在本发明的一实施例中，每个所述阶梯结构包括从上到下交替堆叠的两个介质层和两个导电层。

在本发明的一实施例中，所述多个阶梯结构分别位于所述半导体结构的第一侧和第二侧，其中在相对应的第一侧阶梯结构和第二侧阶梯结构中，所述第一侧阶梯结构底部的导电层与所述第二侧阶梯结构顶部的导电层位于同一层。