[发明专利]SOI基复合集成PHEMT和MOSFET的外延结构及制备方法

权利要求书

1.一种SOI基复合集成PHEMT和MOSFET的外延结构，其特征在于，该外延结构由复合集成在同一SOI衬底上的GaAs基PHEMT和MOSFET构成；

所述PHEMT包括GaAs层，所述GaAs层生长在所述SOI衬底上，所述GaAs层上依次生长有GaAs缓冲层、AlGaAs沟道下势垒层、InGaAs沟道层、AlGaAs空间隔离层、平面Si掺杂层、AlGaAs势垒层和GaAs N型高掺杂盖帽层；

所述GaAs N型高掺杂盖帽层上生长有用于隔开PHEMT和MOSFET的InGaP腐蚀隔离层；

所述MOSFET包括SiO₂层，所述SiO₂层生长在所述InGaP腐蚀隔离层上，所述SiO₂层上沉积有硅栅层；

其中，所述GaAs层包括：在400℃下，在SOI衬底的表面Si层上生长一层GaAs种子层、在600℃下，在所述GaAs种子层上生长一层GaAs第一缓冲层、在650℃下，在所述GaAs第一缓冲层上生长一层GaAs第二缓冲层以及在690℃下，在所述GaAs第二缓冲层生长一层的GaAs外延层；

其制备方法包括：

步骤1、在SOI衬底生长GaAs层，在GaAs层上依次生长GaAs缓冲层、AlGaAs沟道下势垒层、InGaAs沟道层、AlGaAs空间隔离层、平面Si掺杂层、AlGaAs势垒层和GaAs N型高掺杂盖帽层形成PHEMT；

步骤2、在GaAs N型高掺杂盖帽层上外延生长一层用于隔开PHEMT和MOSFET的InGaP腐蚀隔离层；

步骤3、在InGaP腐蚀隔离层上外延生长SiO₂层，在SiO₂层上沉积硅栅层，得到MOSFET，完成SOI基复合集成PHEMT和MOSFET的外延结构的制备。

2.如权利要求1所述的SOI基复合集成PHEMT和MOSFET的外延结构，其特征在于，所述GaAs层的厚度小于500nm，所述GaAs缓冲层的厚度为300-500nm，所述AlGaAs沟道下势垒层的厚度为30-50nm，所述InGaAs沟道层的厚度为10-14nm，所述AlGaAs空间隔离层的厚度为2-4nm，所述平面Si掺杂层中Si的掺杂剂量为4.5x10^-12cm^-2，所述AlGaAs势垒层的厚度为30-60nm，所述GaAs N型高掺杂盖帽层的厚度为30-2000nm，所述GaAs N型高掺杂盖帽层中Si的掺杂浓度为2×10^-18cm^-3。

3.如权利要求1所述的SOI基复合集成PHEMT和MOSFET的外延结构，其特征在于，所述InGaP腐蚀隔离层的厚度为3nm。

4.如权利要求1所述的SOI基复合集成PHEMT和MOSFET的外延结构，其特征在于，所述SiO₂层的厚度为20-100nm。

5.如权利要求1所述的SOI基复合集成PHEMT和MOSFET的外延结构的制备方法，其特征在于，在步骤1中，通过化学气相沉积工艺在GaAs层上依次生长GaAs缓冲层、AlGaAs沟道下势垒层、InGaAs沟道层、AlGaAs空间隔离层、平面Si掺杂层、AlGaAs势垒层和GaAs N型高掺杂盖帽层。