[发明专利]SOI基复合集成PHEMT和MOSFET的外延结构及制备方法

说明书

本发明公开了SOI基复合集成PHEMT和MOSFET的外延结构及制备方法，该外延结构由复合集成在同一SOI衬底上的GaAs基PHEMT和MOSFET构成；SOI基PHEMT和MOSFET结构区被InGaP腐蚀隔离层隔开；制备方法为：在SOI衬底基础上生长GaAs层，再在GaAs层上依次生长各层得到PHEMT，InGaP腐蚀隔离层在GaAs N型高掺杂盖帽层上外延生长而成；MOSFET由在InGaP腐蚀隔离层上依次外延生长而成；经过相应的外延和材料沉积工艺，可以达到单片复合集成SOI基PHEMT和MOSFET器件的目的。本发明可用于5G通讯中将功放器件和模拟器件实现单芯片集成。

技术领域

本发明涉及半导体器件集成技术领域，尤其涉及SOI基复合集成PHEMT 和MOSFET的外延结构及制备方法。

背景技术

GaAs基PHEMT器件作为微波元器件具有高频、高速、高功率增益和低噪声系数的特点，因而在微波、毫米波频段有着广泛的应用，大量应用于军事、太空和民用通讯领域，如毫米波雷达、电子战、智能装备、卫星通讯和辐射天文学等。

MOSFET作为一种模拟器件，被广泛应用于模拟电路和数字电路中，由于该器件具有高耐热性，可以稳定工作在较宽的温度范围内，不会造成二次击穿失效，且所需的驱动电路小、开关速度迅速，以上优势使得MOSFET广泛应用于智能手机、机电设备以及其他便携式数码电子产品中。

手机的PD模块中集成有独立芯片的PHEMT器件和MOSFET器件，这样不仅增大了封装结构和电路的复杂性，也增加了功耗，人们希望能够把高速HEMT器件与模拟器件实现单芯片集成。

目前，PHEMT器件主要用GaAs基衬底制备，而MOSFET器件生长在 Si基衬底上，由于GaAs基衬底尺寸较小，制备复杂，价格昂贵。所以，人们希望能够将GaAs基PHEMT和MOSFET集成在同一块衬底上，形成单片集成PHEMT和MOSFET材料结构，SOI作为一种高效集成材料，在很多领域被人们具有独特结构的SOI器件能够有效的抑制体硅器件的不足，充分的发挥硅集成技术的潜力，是保证集成电路产业按照摩尔定律走势进行快速发展一大利器。SOI技术具有高性能ULSI、耐高温高压、抗福照、低压低功耗高集成度等领域具有极其广阔的发展前景,被国际上公认为21世纪的硅集成电路技术。

利用SOI作为衬底，实现PHEMT和MOSFET在单个芯片中的集成是本发明的一个重要价值。

发明内容

针对上述问题中存在的不足之处，本发明提供一种SOI基复合集成 PHEMT和MOSFET的外延结构及制备方法，以将GaAs基PHEMT和 MOSFET集成在同一块SOI衬底上，实现SOI基复合集成PHEMT和MOSFET。

为实现上述目的，本发明提供一种SOI基复合集成PHEMT和MOSFET 的外延结构，该外延结构由复合集成在同一SOI衬底上的GaAs基PHEMT和 MOSFET构成；

所述PHEMT包括GaAs层，所述GaAs层生长在所述SOI衬底上，所述 GaAs层上依次生长有GaAs缓冲层、AlGaAs沟道下势垒层、InGaAs沟道层、 AlGaAs空间隔离层、平面Si掺杂层、AlGaAs势垒层和GaAs N型高掺杂盖帽层；

所述GaAs N型高掺杂盖帽层上生长有用于隔开PHEMT和MOSFET的 InGaP腐蚀隔离层；

所述MOSFET包括SiO₂层，所述SiO₂层生长在所述InGaP腐蚀隔离层上，所述SiO₂层上沉积有硅栅层。

作为本发明的进一步改进，所述GaAs层包括在SOI衬底上依次生长的 GaAs种子层、GaAs第一缓冲层、GaAs第二缓冲层和GaAs外延层。