[发明专利]半导体结构及其制造方法

权利要求书

1.一种用于制造半导体结构的方法，其包括：

在第一晶体管区域处的半导体衬底的顶面处形成第一抗穿通区域；

通过生长结晶层来在所述第一晶体管区域处的所述半导体衬底的所述顶面上方形成阻障层；

在所述阻障层上方形成第一沟道材料层且形成第二沟道材料层；以及

完全移除所述第一晶体管区域处的所述阻障层。

2.根据权利要求1所述的方法，其进一步包括：

在第二晶体管区域处的所述半导体衬底的顶面处形成第二抗穿通区域；以及

在于所述第一晶体管区域处的所述顶面上方形成所述阻障层的同时在所述第二晶体管区域处的所述半导体衬底的所述顶面上方形成所述阻障层。

3.根据权利要求2所述的方法，其中所述第一沟道材料层处于所述阻障层与所述第二沟道材料层之间，且所述阻障层包括所述第一沟道材料层的材料、所述第一沟道材料层的碳掺杂材料或其组合。

4.根据权利要求3所述的方法，其中移除所述第一晶体管区域处的所述阻障层进一步包括：

设置覆盖所述第二晶体管区域且暴露所述第一晶体管区域的第一掩蔽层；

移除所述第一晶体管区域处的所述第一沟道材料层和所述阻障层；

在移除所述第一晶体管区域处的所述阻障层之后，设置覆盖所述第一晶体管区域处的所述第二沟道材料层且暴露所述第二晶体管区域的第二掩蔽层；以及

移除所述第二晶体管区域处的所述第二沟道材料层。

5.根据权利要求2所述的方法，其中所述第一沟道材料层处于所述阻障层与所述第二沟道材料层之间，且所述阻障层包括所述第二沟道材料层的材料、所述第二沟道材料层的碳掺杂材料或其组合。

6.根据权利要求5所述的方法，其中移除所述第一晶体管区域处的所述阻障层进一步包括：

设置覆盖所述第一晶体管区域且暴露所述第二晶体管区域的第一掩蔽层；

移除所述第二晶体管区域处的所述第一沟道材料层；

在移除所述第二晶体管区域处的所述第一沟道材料层之后，设置覆盖所述第二晶体管区域处的所述阻障层和所述第二沟道材料层且暴露所述第一晶体管区域的第二掩蔽层；以及

移除所述第一晶体管区域处的所述第二沟道材料层和所述阻障层。

7.根据权利要求1所述的方法，其进一步包括通过图案化所述半导体衬底、所述阻障层以及所述第一沟道材料层和所述第二沟道材料层来形成半导体鳍状结构。

8.一种用于形成PMOS结构的方法，其包括：

在半导体衬底中形成N阱区域和P阱区域；

在所述半导体衬底的所述N阱区域中形成具有n型掺杂剂的抗穿通区域；

在所述半导体衬底的顶面上方形成厚度大于所述n型掺杂剂的扩散长度的扩散阻障层；

在所述扩散阻障层上方形成SiGe沟道层；

在所述SiGe沟道层上方形成Si沟道层；

设置覆盖所述半导体衬底中的所述P阱区域且暴露所述N阱区域的掩蔽层；以及

移除所述N阱区域上方的所述扩散阻障层的一部分和所述Si沟道层的一部分。

9.根据权利要求8所述的方法，其中所述扩散阻障层包括硅或碳掺杂的硅。

10.根据权利要求8所述的方法，其中所述扩散阻障层的厚度为1nm到10nm。

11.根据权利要求8所述的方法，其进一步包括在移除所述扩散阻障层的所述部分之后形成源极/漏极区。

12.根据权利要求8所述的方法，其进一步包括在移除所述扩散阻障层的所述部分之后在所述半导体衬底的所述顶面与所述SiGe沟道层之间形成金属栅极。

13.根据权利要求8所述的方法，其中所述P阱区域上方的所述扩散阻障层的另一部分由所述掩蔽层覆盖。