[发明专利]半导体结构及其制造方法

说明书

本发明实施例涉及一种半导体结构，其包括第一晶体管和第二晶体管。所述第一晶体管包括半导体衬底，其具有顶面和所述顶面处的掺杂有第一导电性掺杂剂的第一抗穿通区域。所述第一晶体管进一步包括位于所述半导体衬底的所述顶面上方第一距离处的第一沟道。所述第二晶体管包括所述半导体衬底的所述顶面处的掺杂有第二导电性掺杂剂的第二抗穿通区域。所述第二晶体管进一步包括位于所述半导体衬底的所述顶面上方第二距离处的第二沟道，所述第二距离大于所述第一距离。本发明实施例还涉及一种用于制造本文中所描述的半导体结构的方法。

技术领域

本发明实施例涉及半导体结构及其制造方法。

背景技术

金属氧化物半导体场效晶体管(MOSFET)用于存在于现今的半导体集成电路(IC)芯片产品中的超大型集成(ULSI)电路中。MOSFET的栅极长度不断缩小以获得更快电路速度、更高电路密度和增加功能性和更低单位功能成本。随着MOSFET的栅极长度缩小到小于20nm的范围内，源极和漏极越来越多与沟道相互作用以大体上影响沟道电位。因此，具有短栅极长度的晶体管通常存在与栅极无法大体上控制沟道的开/关状态相关的问题。与沟道电位的减少栅极控制相关的现象被称为短沟道效应。

提高体相掺杂浓度、减小栅极氧化物厚度和结深度是抑制短沟道效应的一些方法。然而，为使装置完全缩小到小于20nm的范围内，体相掺杂浓度、栅极氧化物厚度和源极/漏极掺杂分布的要求越来越难以使用基于块硅衬底的常规装置结构来满足。因此，考量提供短沟道效应的更好控制的替代装置结构来实现晶体管大小的不断缩小。

提供短沟道效应的极佳控制的可高度缩放装置结构是晶体管的回绕式栅极结构(也称为环绕式栅极或全环绕式栅极晶体管结构)。回绕式栅极结构通常具有环绕或回绕沟道区域的栅极。与常规块硅衬底晶体管结构、双栅极晶体管结构和三栅极晶体管结构相比，此结构有效改进栅极与沟道之间的电容耦合。就回绕式栅极结构来说，栅极对沟道电位产生重要影响且因此改进短沟道效应的抑制。

发明内容

本发明的一实施例涉及一种半导体结构，其包含第一晶体管，所述第一晶体管包含：半导体衬底，其具有顶面和所述顶面处的掺杂有第一导电性掺杂剂的第一抗穿通(anti-punch through)区域；第一沟道，其位于所述半导体衬底的所述顶面上方第一距离处，其中所述第一沟道处的所述第一导电性掺杂剂的浓度低于所述半导体衬底的所述顶面处的所述第一导电性掺杂剂的浓度。

本发明的一实施例涉及一种用于制造半导体结构的方法，其包含：使第一抗穿通区域形成于第一晶体管区域处的半导体衬底的顶面处；通过生长结晶层来使势垒层形成于所述第一晶体管区域处的所述半导体衬底的所述顶面上方；使第一沟道材料和第二沟道材料堆叠形成于所述势垒层上方。

本发明的一实施例涉及一种用于形成PMOS结构的方法，其包含：使N型井区域形成于半导体衬底中；使具有n型掺杂剂的抗穿通区域形成于所述半导体衬底中；使具有大于所述n型掺杂剂的扩散长度的厚度的扩散势垒层形成于所述半导体衬底的顶面上方；使SiGe纳米线沟道层形成于所述扩散势垒层上方；形成SiGe纳米线沟道且去除所述SiGe纳米线沟道下方的所述扩散势垒层。

附图说明

附图中依举例而非限制的方式绘示一或多个实施例，其中具有相同元件符号的元件表示所有图中的相同元件。除非另有公开，否则图式未按比例绘制。

图1A是展示纳米线和半导体鳍片结构中的库仑散射的说明图。

图1B是展示纳米线和半导体鳍片结构中的对相对于带电粒子数目的载子移动率变化的效应的图式。

图2A和图2B是展示根据本公开的一些实施例的非平面半导体结构和不同位置处的剖切线的俯视图。

图3是根据本公开的一些实施例的沿图2A的剖切线AA'剖切的半导体结构的剖面图。

图4是根据本公开的一些实施例的沿图2A的剖切线AA'剖切的半导体结构的剖面图。