[发明专利]QC-LDPC解码器、分层解码方法、存储设备及通信模组

权利要求书

1.一种QC-LDPC解码器，其特征在于，包括：

零矩阵监测电路，用于监测QC-LDPC编码信息的校验矩阵的子矩阵是否为零矩阵；

校验节点处理电路，用于在所述子矩阵不为零矩阵时，根据变量节点的变量信息，通过所述校验矩阵计算所述校验节点的校验信息；

变量节点处理电路，用于在所述子矩阵不为零矩阵时，根据所述校验节点返回的校验信息，更新所述变量节点的变量信息；

校验电路，用于在所述变量信息满足校验标准时，确定为解码信息；并且，在所述变量信息进行更新的次数超过预设阈值，仍不满足所述校验标准时，确定为解码失败。

2.根据权利要求1所述的QC-LDPC解码器，其特征在于，所述QC-LDPC编码信息的校验矩阵分为M层，M为正整数；

所述QC-LDPC解码器用于对QC-LDPC编码信息进行从第1层至第M层的解码。

3.根据权利要求2所述的QC-LDPC解码器，其特征在于，所述QC-LDPC解码器还包括延时电路；

所述延时电路设置在所述校验节点处理电路以及所述变量节点处理电路的数据传输回路之间，用于形成所述校验节点处理电路进行第m层解码的执行时刻和所述变量节点处理电路进行第m+1层解码的执行时刻之间的延时，M≥m≥1，当m等于M时，m+1等于1。

4.根据权利要求2所述的QC-LDPC解码器，其特征在于，所述校验电路与所述变量节点处理电路配对设置。

5.根据权利要求4所述的QC-LDPC解码器，其特征在于，所述与所述变量节点处理电路配对设置的校验电路具体用于：校验所述变量节点处理电路输出的至少两层解码的变量信息。

6.根据权利要求4所述的QC-LDPC解码器，其特征在于，所述配对设置的校验电路的数量多于所述变量节点处理电路的数量，每个校验电路与两个或者以上的变量节点处理电路对应。

7.根据权利要求1-6任一所述的QC-LDPC解码器，其特征在于，所述校验节点处理电路包含的校验节点数量与所述子矩阵的行数相同；所述变量节点处理电路包含的变量节点数量与所述子矩阵的列数相同。

8.根据权利要求1-6任一所述的QC-LDPC解码器，其特征在于，所述校验节点处理电路具体用于：

从每一个变量节点传递变量信息到每一个与所述变量节点连接的校验节点；以及计算所述校验节点的校验信息；

所述变量节点处理电路具体用于：

从所述校验节点返回校验信息到每个与所述校验节点连接的变量节点，以及计算所述变量节点的变量信息；所述变量信息由对数拟然比表示。

9.一种QC-LDPC分层解码方法，包括：将所述QC-LCPC编码信息的校验矩阵划分为M层，M为正整数；根据第m层解码的变量信息，进行第m+1层解码，其特征在于，所述根据第m层解码的变量信息，进行第m+1层解码，包括：

检测当前解码的子矩阵是否为零矩阵；

若否，则对变量节点的变量信息执行水平相位处理；

若是，则跳过所述水平相位处理；

在所述水平相位处理完毕以后，检测当前解码的子矩阵是否为零矩阵；

若否，则根据所述水平相位处理的处理结果，执行垂直相位处理，获得变量信息；

若是，则跳过垂直相位处理；

在所述垂直相位处理完毕以后，判断所述变量信息是否满足校验标准；

在所述变量信息满足校验标准时，确定所述变量信息为解码结果；

在所述变量节点的变量信息更新次数超出预设阈值时，确定为解码失败。

10.根据权利要求9所述的QC-LDPC分层解码方法，其特征在于，所述方法还包括：

在第m层的垂直相位处理开始执行时，延迟预设的时间后执行第m+1层的水平相位处理，M≥m≥1，当m等于M时，m+1等于1；

并且；

每次间隔两层或以上解码的变量信息，判断所述变量信息是否满足校验标准。