[发明专利]具有异质结和改进的沟道控制的FinFET

说明书

本公开的实施例涉及具有异质结和改进的沟道控制的FinFET。粗略地描述，一种计算机程序产品描述了具有鳍、鳍支撑部、栅极和栅极电介质的晶体管。鳍包括第一晶体半导体材料，该第一晶体半导体材料包括在第一晶体管的源极区域和该晶体管的漏极区域之间的该晶体管的沟道区域。鳍在鳍支撑部上。鳍支撑部包括与第一晶体半导体材料不同的第二晶体半导体材料。鳍的第一晶体半导体材料和鳍支撑部的第二晶体半导体材料在其间形成第一异质结。栅极、栅极电介质和/或隔离电介质可以被定位以改进沟道内的控制。

本申请是国际申请日为2014年6月26日、国际申请号为PCT/US2014/044259、进入国家阶段日为2015年10月30日、国家申请号为201480024529.5、发明名称为“具有异质结和改进的沟道控制的FinFET”的中国发明专利申请的分案申请。

交叉引用

本申请要求2013年06月26日提交的案卷号SYNP2336-0、美国临时申请第61/839534号的优先权，该申请通过引用整体并入于此。

技术领域

本发明涉及半导体制造并且更具体地涉及用于具有晶体鳍和晶体鳍支撑部的FinFET的改进的栅极控制的技术。

背景技术

随着集成电路技术继续推进到更高的密度，涉及利用栅极电极包裹的一个或多个窄沟道结构的很多晶体管类型已经变得流行。例如在D.Hisamoto et al.,IEDM,1998和N.Lindert et al.,IEEE Electron Device Letters,p.487,2001中描述的沟道结构通道经常被称作鳍，并且包括它们的晶体管有时被称作FinFET，因为它们的教导，该两篇文章通过引用并入于此。鳍包括通常在衬底上平行布置的半导体主体，使得它们从衬底垂直向上突出。栅极电介质层覆盖鳍的侧部和顶部，并且可以使用例如金属或多晶硅实施的栅极导体横跨鳍且在栅极电介质层之上延伸。在栅极导体的任一侧上，在鳍中实施源极区域和漏极区域。产生的FET晶体管在鳍中具有源极区域、沟道区域和漏极区域以及覆盖鳍的栅极。因为栅极导体包裹着鳍的三侧，并且因此增加了沟道的有效宽度，所以这种晶体管经常被称作多栅极晶体管。

FinFET晶体管一般由在氧化硅支撑部上的硅鳍或在硅支撑部上的硅鳍制造。在氧化硅支撑部上的硅鳍的情况下，晶体硅鳍在非晶氧化硅支撑部上。非晶氧化物不影响晶体硅鳍的晶格性质。在硅支撑部上的硅鳍的情况下，鳍和硅鳍由具有相同带隙、相同晶格常数等的相同的晶体硅构成。因此FinFET晶体管在鳍和鳍支撑部中还没有由不同的晶体材料制造。这种不同的晶体材料要求两种晶体材料的晶格常数和带隙相兼容。而且具有这种不同的晶体材料的CMOS类逻辑的可行性要求两种晶体材料的晶格常数和带隙对n类型器件和p类型器件都兼容。这种问题阻碍了FinFET晶体管在鳍和鳍支撑部上由不同的晶体材料制造。

用于实施FinFET晶体管的鳍可以相当窄。作为多栅极的栅极结构和鳍的窄宽度的结果，FinFET晶体管具有优异的性能特性和小的布图面积。但是即便是这种窄的鳍，由栅极控制电压产生的电场也可能在深度上受限并且可能不能充分地延伸到鳍的截面中部。在关断状态下，这导致经过鳍的中部的漏电。在导通状态下，这导致经过鳍的中部的降低的电流。鳍越宽，在鳍中部的降低了的栅极电压控制更加糟糕，这样因为鳍的中部变得离栅极更远。制造商可以通过进一步地窄化鳍而减少该问题，但是因为这种窄鳍的机械不稳定性和线条边缘的粗糙度可以导致良率损失，使该方案难以实施。

不期望从接近晶体鳍支撑部的栅极产生的边缘电场来解决鳍中部的降低的栅极电压控制的问题。导体终止电场线，并且绝缘体支持电场。因为晶体鳍支撑部不是绝缘体，所以期望晶体鳍支撑部终止来自这种边缘电场的电场线。

因此，需要更好的方式以改进在鳍和鳍支撑部中具有不同晶体材料的FinFET晶体管。此外，需要更好的方式以改进FinFET晶体管中的栅极控制电压。

发明内容