[发明专利]由N型电容耦合晶体管构成的一次可编程器件

说明书

本发明公开了一种由N型电容耦合晶体管构成的一次可编程器件，晶体管和耦合电容位于一P阱中，由场氧或者STI隔离；所述晶体管由栅极，以及由重掺杂N型区形成的源漏区组成；所述的耦合电容，上极板由衬底表面的多晶硅形成，下极板由NLDD以及位于NLDD中的重掺杂N型区形成。所述耦合电容的上极板的宽度不大于NLDD或者重掺杂N型区横向结深的2倍，以保证最大的电容利用效率。所述晶体管的栅极宽度不大于耦合电容的宽度，以优化耦合电容和晶体管电容的耦合比。

技术领域

本发明涉及半导体器件领域，特别是指一种由N型电容耦合晶体管构成的一次可编程器件(OTP)。

背景技术

现有的N型电容耦合晶体管构成的一次可编程器件主要有以下几种类型：

第一种，如图1所示，图中左侧为晶体管，右侧为电容。晶体管位于P阱中，而电容位于N阱中,晶体管和电容分别具有NLDD和PLDD结构。这种结构晶体管源漏注入与正常的NMOS一致，电容的下极板由N阱和重掺杂P型区组成。该结构的缺点在于：OTP晶体管的尺寸为正常器件的80％左右；OTP晶体管的源漏与正常器件一致，热载流子写入效率及时间受限制；电容下极板需要满足阱隔离，电容面积大。

第二种，如图2所示，图中左侧为晶体管，右侧为电容，两部分一起位于同一个P阱中，晶体管具有NLDD结构，而电容具有一个较大的N-掺杂区。这种结构晶体管源漏注入与正常NMOS一致，电容下极板由一次额外的N-注入形成。该结构的缺点在于：OTP晶体管的尺寸为正常器件的80％左右；OTP晶体管的源漏与正常器件一致，热载流子写入效率及时间受限制；需要一次额外的N-注入。

第三种，如图3所示，图中左侧为晶体管，右侧为电容，两部分一起位于同一个P阱中，晶体管和电容均具有NLDD。这种结构晶体管源漏注入与正常NMOS一致，电容下极板由重掺杂N型区与耦合电容交叠电容形成。该结构的缺点在于：OTP晶体管的尺寸为正常器件的80％左右；OTP晶体管的源漏与正常器件一致，热载流子写入效率及时间受限制；电容耦合比低，电容面积大。

发明内容

本发明所要解决的技术问题在于提供一种由N型电容耦合晶体管构成的一次可编程器件。

为解决上述问题，本发明所述的一种由N型电容耦合晶体管构成的一次可编程器件，晶体管和耦合电容位于一P阱中，由场氧或者STI隔离；所述晶体管由栅极，以及由重掺杂N型区形成的源漏区组成；所述的耦合电容，上极板由衬底表面的多晶硅形成，下极板由NLDD以及位于NLDD中的重掺杂N型区形成。

进一步地，所述晶体管的栅极以及耦合电容的上极板，由同一多晶硅刻蚀形成。

进一步地，所述耦合电容的下极板是每个单元独立，或者是多个单元的有源区连在一起。

进一步地，所述耦合电容的上极板的宽度不大于NLDD或者重掺杂N型区横向结深的2倍，以保证最大的电容利用效率。

进一步地，所述晶体管的栅极宽度不大于耦合电容的上极板的宽度，以优化耦合电容和晶体管电容的耦合比。

进一步地，所述的重掺杂N型区，在注入时包含一次倾斜角度为15～45度的N型注入，以形成有效的源漏连通并优化热载流子写入效率。

本发明所述的由N型电容耦合晶体管构成的一次可编程器件，其耦合电容的下极板由NLDD和重掺杂N型区构成，每个下极板可以单元独立，也可以由多个单元连在一起，晶体管的源漏注入无NLDD。通过本发明,可以将一次可编程器件中所用到的耦合电容以及晶体管的多晶硅栅极宽度缩小到同一工艺中正常MOS器件的一半左右，从而可以达到缩小存储器单元面积的目的，同时不需要增加额外的光刻步骤。

附图说明

图1～3是现有的3种不同结构的电容耦合晶体管构成的一次可编程器件。

图4是本发明由N型电容耦合晶体管构成的一次可编程器件的结构示意图。