[发明专利]三维存储器件及其制造方法

说明书

本发明提供了一种三维存储器件及其制造方法。该三维存储器件，包括核心区和阶梯区，所述阶梯区包括：与阶梯区的延伸面垂直的栅极隔离结构；以及与阶梯区的延伸面垂直并且与栅极隔离结构相邻的虚拟沟道结构；其中，以栅极隔离结构的上表面和虚拟沟道结构的上表面的其中一个作为参考平面，栅极隔离结构的上表面和虚拟沟道结构的上表面的另一个不低于参考平面，虚拟沟道结构的最大特征尺寸位于虚拟沟道结构的第一位置，栅极隔离结构的最大特征尺寸位于栅极隔离结构的第二位置，第一位置和/或第二位置位于参考平面的下方。本发明的三维存储器件及其制造方法降低了虚拟沟道结构和栅极隔离结构之间的短路风险。

技术领域

本发明主要涉及半导体器件，尤其涉及一种三维存储器件及其制造方法。

背景技术

三维存储器件的核心区(core)和阶梯(stair-step)区中，通常设置有虚拟沟道孔(dummy channel hole)，以及与虚拟沟道孔相邻的栅极隔槽 (gate-line slit)。虚拟沟道孔内会设置有导电的垂直结构，栅极隔槽内也会设置有导电墙。随着三维存储器件层数的增加，虚拟沟道孔和栅极隔槽之间的间隔会变小，这就导致了垂直结构和导电墙之间的短路风险增加。

发明内容

本发明要解决的技术问题是提供一种三维存储器件及其制造方法，其降低了虚拟沟道结构和栅极隔离结构之间的短路风险。

为解决上述技术问题，本发明的一方面提供了一种三维存储器件，包括核心区和阶梯区，所述阶梯区包括：与所述阶梯区的延伸面垂直的栅极隔离结构；以及与所述阶梯区的延伸面垂直并且与所述栅极隔离结构相邻的虚拟沟道结构；其中，以所述栅极隔离结构的上表面和所述虚拟沟道结构的上表面的其中一个作为参考平面，所述栅极隔离结构的上表面和所述虚拟沟道结构的上表面的另一个不低于所述参考平面，所述虚拟沟道结构的最大特征尺寸位于所述虚拟沟道结构的第一位置，所述栅极隔离结构的最大特征尺寸位于所述栅极隔离结构的第二位置，所述第一位置和/或所述第二位置位于所述参考平面的下方。

在本发明的一实施例中，所述第一位置位于所述参考平面的下方，所述第二位置位于所述参考平面。

在本发明的一实施例中，所述第一位置位于所述虚拟沟道结构的中上部。

在本发明的一实施例中，在所述第一位置至所述参考平面之间，所述虚拟沟道结构的特征尺寸随着与所述参考平面的距离的增加而增加。

在本发明的一实施例中，在所述第一位置至所述参考平面之间，所述虚拟沟道结构的特征尺寸保持恒定。

在本发明的一实施例中，所述虚拟沟道结构在所述参考平面的特征尺寸小于或等于所述虚拟沟道结构的最大特征尺寸的百分之九十。

在本发明的一实施例中，所述第一位置位于所述参考平面，所述第二位置位于所述参考平面的下方。

在本发明的一实施例中，所述第二位置位于所述栅极隔离结构的中上部。

在本发明的一实施例中，在所述第二位置至所述参考平面之间，所述栅极隔离结构的特征尺寸随着与所述参考平面的距离的增加而增加。

在本发明的一实施例中，在所述第二位置至所述参考平面之间，所述栅极隔离结构的特征尺寸保持恒定。

在本发明的一实施例中，所述栅极隔离结构在所述参考平面的特征尺寸小于或等于所述栅极隔离结构的最大特征尺寸的百分之九十。

在本发明的一实施例中，虚拟沟道结构包括绝缘的垂直结构。

在本发明的一实施例中，所述栅极隔离结构包括绝缘层和设置于所述绝缘层内的导电墙。