[发明专利]芯片串联电路、计算设备及通信方法在审
申请号: | 201810764128.3 | 申请日: | 2018-07-12 |
公开(公告)号: | CN109101451A | 公开(公告)日: | 2018-12-28 |
发明(设计)人: | 冯鑫;郭斌;殷松岭;陈波 | 申请(专利权)人: | 比飞力(深圳)科技有限公司 |
主分类号: | G06F13/40 | 分类号: | G06F13/40 |
代理公司: | 北京市浩天知识产权代理事务所(普通合伙) 11276 | 代理人: | 宋菲;刘兰兰 |
地址: | 518108 广东省深圳市*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 芯片 接收端 控制电路 响应数据 发送端 控制指令 芯片串联 电路 计算设备 传输控制指令 传输响应数据 一级芯片 传输 第一级 通信 | ||
1.一种芯片串联电路,包括:串联连接的N级芯片,所述N为大于1的整数;其中,所述N级芯片中的每级芯片具有用于传输控制指令的第一接收端和第一发送端,以及用于传输响应数据的第二接收端和第二发送端;并且,第一级芯片的第一接收端与控制电路相连,第N级芯片的第二发送端与所述控制电路相连;
其中,第S级芯片用于通过本级芯片的第一接收端接收来自所述控制电路的控制指令,针对所述控制指令进行处理,以得到处理后的响应数据;其中,所述第S级芯片为所述N级芯片中的任意一级芯片,所述S为大于0,且小于或者等于N的整数;
并且,当S大于0且小于N时,所述第S级芯片进一步用于在得到处理后的响应数据之后,通过本级芯片的第二发送端将所述处理后的响应数据传输至第S+1级芯片的第二接收端;当S等于N时,所述第S级芯片进一步用于在得到处理后的响应数据之后,通过本级芯片的第二发送端将所述处理后的响应数据传输至所述控制电路。
2.根据权利要求1所述的芯片串联电路,其中,所述第S级芯片进一步用于:获取所述控制指令中包含的对应于本级芯片的指令内容,针对所述对应于本级芯片的指令内容进行处理,以得到处理后的响应数据。
3.根据权利要求2所述的芯片串联电路,其中,当S大于0且小于N时,若所述控制指令中进一步包含对应于所述第S级芯片的后级芯片的指令内容,所述第S级芯片进一步用于:将所述控制指令传输至第S+1级芯片的第一接收端。
4.根据权利要求1所述的芯片串联电路,其中,当S大于0且小于N时,所述第S级芯片进一步用于:若判断出所述控制指令中不包含对应于本级芯片的指令内容,将所述控制指令传输至第S+1级芯片的第一接收端。
5.根据权利要求2-4任一所述的芯片串联电路,其中,所述第S级芯片具体用于:确定所述控制指令中包含本级芯片的芯片标识时,获取所述控制指令中包含的对应于本级芯片的指令内容;和/或,
所述第S级芯片具体用于:根据预设的字段映射关系获取所述控制指令中包含的对应于本级芯片的指令内容;其中,所述字段映射关系用于设定控制指令中包含的各个字段的字段位置与其对应的芯片之间的对应关系。
6.根据权利要求1-5任一所述的芯片串联电路,其中,第i级芯片的第一发送端与第i+1级芯片的第一接收端相连,用于将所述控制指令传输给第i+1级芯片,其中,i为大于0且小于N的整数。
7.根据权利要求1-6任一所述的芯片串联电路,其中,第m级芯片的第二接收端与第m-1级芯片的第二发送端相连,用于接收来自第m-1级芯片的响应数据,其中,m为大于1且不大于N的整数。
8.根据权利要求1-7任一所述的芯片串联电路,其中,所述N级芯片中的每级芯片进一步具有数据采样时钟以及数据发送时钟,其中,作为发送端的芯片中的数据发送时钟能够与作为接收端的芯片中的数据采样时钟相互校准,以调整时钟相位。
9.一种用于区块链的计算设备,包括:权利要求1-8任一所述的芯片串联电路以及控制电路。
10.一种基于权利要求9所述的计算设备的通信方法,包括:
所述控制电路向所述芯片串联电路发送控制指令,当检测到所述控制指令发送完毕后开始计时;
当计时时间达到预设处理时长时,获取所述芯片串联电路返回的与控制指令相对应的响应数据。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于比飞力(深圳)科技有限公司,未经比飞力(深圳)科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810764128.3/1.html,转载请声明来源钻瓜专利网。