[发明专利]芯片串联电路、计算设备及通信方法

说明书

本发明公开了一种芯片串联电路、计算设备及通信方法，所述芯片串联电路包括串联连接的N级芯片；N级芯片中的每级芯片具有用于传输控制指令的第一接收端和第一发送端以及用于传输响应数据的第二接收端和第二发送端；第一级芯片的第一接收端与控制电路相连，第N级芯片的第二发送端与控制电路相连；第S级芯片用于通过本级芯片的第一接收端接收来自控制电路的控制指令，针对控制指令进行处理，以得到处理后的响应数据；第S级芯片进一步用于在得到处理后的响应数据之后，通过本级芯片的第二发送端将处理后的响应数据传输至第S+1级芯片的第二接收端，直至通过最后一级芯片传输至控制电路。上述方案能够准确获取各控制指令及其对应的响应数据。

技术领域

本发明涉及芯片技术领域，具体涉及一种芯片串联电路、计算设备及通信方法。

背景技术

在信息化时代中，算力芯片得到了越来越广泛的使用。在实际使用中，为了提升算力，一个完整的芯片串联电路通常由串联连接的多级芯片构成，各级芯片能够分别处理对应的控制指令，从而提升整个电路的处理能力。

在图1所示的现有技术的芯片串联电路中，各级芯片的输入接口以及输出接口分别与控制电路相连接。控制电路将控制指令传输至用于处理该控制指令的芯片，由该芯片依据控制指令进行相应的处理后将处理结果传输回控制电路。

发明人在实现本发明的过程中发现，上述方式至少存在如下缺陷：从控制电路发出控制指令的第一时间点至芯片返回响应数据的第二时间点之间的时间长度是不确定的，具体取决于与该控制指令相对应的芯片的具体位置：距离控制电路越近的芯片返回响应数据的时间越短，距离控制电路越远的芯片返回响应数据的时间越长。相应地，控制电路需要分别根据每条控制指令所对应的芯片的位置确定响应数据的获取时机，从而使控制电路的控制方式较为复杂，并且，也不利于准确地确定各条控制指令的获取时机，容易导致确定出的获取时机过早或过迟。其中，当确定出的获取时机过早时，相应的芯片还未处理完毕，因此，容易导致响应数据获取失败；当确定出的获取时机过迟时，相应的芯片早已处理完毕，因此，不利于及时处理响应数据，容易产生滞后问题。

发明内容

鉴于上述问题，提出了本发明以便提供一种克服上述问题或者至少部分地解决上述问题的芯片串联电路、计算设备及通信方法。

本发明提供了一种芯片串联电路，包括：芯片串联电路，包括：串联连接的N级芯片，所述N为大于1的整数；其中，所述N级芯片中的每级芯片具有用于传输控制指令的第一接收端和第一发送端，以及用于传输响应数据的第二接收端和第二发送端；并且，第一级芯片的第一接收端与控制电路相连，第N级芯片的第二发送端与所述控制电路相连；其中，第S级芯片用于通过本级芯片的第一接收端接收来自所述控制电路的控制指令，针对所述控制指令进行处理，以得到处理后的响应数据；其中，所述第S级芯片为所述N级芯片中的任意一级芯片，所述S为大于0，且小于或者等于N的整数；并且，当S大于0且小于N时，所述第S级芯片进一步用于在得到处理后的响应数据之后，通过本级芯片的第二发送端将所述处理后的响应数据传输至第S+1级芯片的第二接收端；当S等于N时，所述第S级芯片进一步用于在得到处理后的响应数据之后，通过本级芯片的第二发送端将所述处理后的响应数据传输至所述控制电路。

本发明还提供了一种用于区块链的计算设备，包括：上述任一所述的芯片串联电路以及控制电路。

本发明还提供了一种基于上述任一所述的计算设备的通信方法，包括：

所述控制电路向所述芯片串联电路发送控制指令，当检测到所述控制指令发送完毕后开始计时；

当计时时间达到预设处理时长时，获取所述芯片串联电路返回的与控制指令相对应的响应数据。