[发明专利]一种基于申威平台的PCIE总线测速系统及方法

说明书

本发明提供了一种基于申威平台的PCIE总线测速系统及方法，包括待测PCIE总线、申威平台和用于接收申威平台发送的测试数据以及用于记录并反馈当前次测试数据传输所用时间长度t的FPGA测速板卡；申威平台处理器的PCIE总线连有PCIE扩展模块，PCIE扩展模块通过待测PCIE总线与所述的FPGA测速板卡相连；申威平台内置有用于与FPGA测速板卡配合使用用于检测上述待测PCIE总线的传输速率的测速软件单元。该发明用于检测PCIE总线的传输速率，实现了基于申威平台对PCIE总线的测速，弥补了国产化计算机等自主领域尤其是在申威平台上实现PCIE总线测速的空白。

技术领域

本发明涉及PCIE总线传输速率测试领域，具体是一种基于申威平台的PCIE总线测速系统及方法。

背景技术

PCIE总线是一种通用的总线规格，是目前计算机系统内必不可少的总线传输接口。其采用串行互联方式，以点对点的形式进行数据传输，从而保证每个设备可以享用单独的带宽，已被广泛用于工业设备、自动化、车载、机载等领域。

申威处理器是江南计算所研制的具有完全自主知识产权的处理器系列，采用Alpha架构，并且基于自主指令集。

而目前，在国产化计算机等自主领域，尤其是申威平台上，尚未有相关的PCIE总线测速方法。

发明内容

本发明所要解决的技术问题是，针对现有技术的不足，提供一种基于申威平台的PCIE总线测速系统及方法，用于实现基于申威平台的PCIE总线测速。

为解决上述技术问题，本发明提供了一种基于申威平台的PCIE总线测速系统，包括待测PCIE总线、申威平台和用于接收申威平台发送的测试数据以及用于记录并反馈当前次测试数据传输所用时间长度t的FPGA测速板卡；所述的测试数据具有特定的大小；

申威平台处理器的PCIE总线连有PCIE扩展模块，PCIE扩展模块通过待测PCIE总线与所述的FPGA测速板卡相连；

申威平台内置有用于与FPGA测速板卡配合使用用于检测上述待测PCIE总线的传输速率的测速软件单元。

其中，所述的测速软件单元包括测试数据生成模块、测试数据发送模块和测试结果分析处理模块，其中：

测试数据生成模块，用于生成测试数据；

测试数据发送模块，用于将上述测试数据生成模块生成的测试数据通过所述的待测PCIE总线发送至FPGA测速板卡；

测试结果分析处理模块，与所述的测试数据生成模块、测试数据发送模块分别相连，用于接收FPGA测速板卡反馈的当前次测试数据传输所用时间长度t，并用于基于当前接收到的时间长度t和当前次传输的数据的大小，计算并控制申威平台显示上述待测PCIE总线的传输速率v。

其中，所述的测速软件单元还包括测试次数设置模块，该测试次数设置模块与所述的测试结果分析处理模块相连，用于设置对上述待测PCIE总线传输速率测试的检测次数；

所述的测试结果分析处理模块，还用于在通过测试次数设置模块输入的检测次数大于1时，调用测试数据发送模块执行该检测次数次的测试数据循环发送操作，并用于对应计算和通过申威平台显示每次发送的测试数据对应的传输速率v，还用于计算并通过申威平台显示上述计算所得的所有传输速率v的算术平均值，该均值即为最终所要检测的所述待测PCIE总线的传输速率。

其中，所述的FPGA测速板卡上集成有PCIE总线，支持PCIE X4、PCIE X8和PCIE X16总线的测速。

与上述基于申威平台的PCIE总线测速系统相对应地，本发明还提供了一种基于申威平台的PCIE总线测速方法，该方法包括步骤：