[发明专利]一种相位插值器的自动校准电路及方法

权利要求书

1.一种相位插值器的自动校准电路，其特征在于，包括：相位插值器、鉴相器、相位插值器校准单元和相位插值器控制单元，其中：

所述相位插值器分别与所述鉴相器和所述相位插值器控制单元相连，所述相位插值器校准单元与所述相位插值器控制单元相连，所述鉴相器与所述相位插值器校准单元相连；

所述相位插值器接收参考时钟信号，通过数组控制码控制输出相位产生所述相位插值器的输出时钟信号；

通过所述鉴相器比较所述参考时钟信号和所述相位插值器的输出时钟信号，经过信息处理产生所述参考时钟信号的相位值和所述相位插值器的输出时钟信号相位值的相位差，并将所述相位差发送至所述相位插值器校准单元；

所述相位插值器校准单元根据所述相位差得到所述相位插值器的输出时钟信号的实际相位与理想相位的差值，根据所述差值生成达到与所述理想相位的相位值一致的补偿信息，并将所述补偿信息发送至所述相位插值器控制单元进行存储；

在所述相位插值器正常工作时，所述相位插值器控制单元根据所述补偿信息经过处理产生控制信号，从而调整所述相位插值器的输出时钟信号的相位值，使得所述相位插值器的输出时钟信号的相位值校准为达到或接近所述理想相位。

2.根据权利要求1所述的电路，其特征在于，所述相位插值器包括：输入端、控制端以及输出端，所述鉴相器包括：第一输入端、第二输入端和输出端，所述相位插值器校准单元包括：输入端和输出端，所述相位插值器控制单元包括：输入端和输出端，其中：

所述相位插值器的输入端接收所述参考时钟信号，所述相位插值器的控制端与所述相位插值器控制单元的输出端相连；

所述鉴相器的第一输入端接收所述参考时钟信号，所述鉴相器的第二输入端与所述相位插值器的输出端相连，接收所述相位插值器的输出时钟信号，所述鉴相器的输出端与所述相位插值器校准单元的输入端相连；

所述相位插值器校准单元的输出端与所述相位插值器控制端单元的输入端相连，所述相位插值器校准单元将所述补偿信息发送至所述相位插值器控制单元进行存储。

3.根据权利要求1所述的电路，其特征在于，所述相位插值器还与所述相位插值器校准单元相连，所述相位插值器校准单元将所述补偿信息发送至所述相位插值器和所述相位插值器控制单元进行存储，或将所述补偿信息发送至所述相位插值器控制单元进行存储。

4.根据权利要求3所述的电路，其特征在于，所述相位插值器包括：输入端、第一控制端、第二控制端以及输出端，所述鉴相器包括：第一输入端、第二输入端和输出端，所述相位插值器校准单元包括：输入端和输出端，所述相位插值器控制单元包括：输入端和输出端，其中：

所述相位插值器的输入端接收所述参考时钟信号，所述相位插值器的第一控制端与所述相位插值器控制单元的输出端相连；

所述鉴相器的第一输入端接收所述参考时钟信号，所述鉴相器的第二输入端与所述相位插值器的输出端相连，接收所述相位插值器的输出时钟信号，所述鉴相器的输出端与所述相位插值器校准单元的输入端相连；

所述相位插值器校准单元的输出端分别与所述相位插值器的第二控制端和所述相位插值器控制端单元的输入端相连，所述相位插值器校准单元将所述补偿信息发送至所述相位插值器和所述相位插值器控制单元进行存储，或，将所述补偿信息发送至所述相位插值器控制单元进行存储。

5.根据权利要求1所述的电路，其特征在于，所述相位差为所述参考时钟信号的相位值和所述相位插值器的输出时钟信号的相位值的差值。

6.根据权利要求1-5任意一项所述的电路，其特征在于，所述相位插值器通过数字控制码控制电流、电阻、电容的阵列产生权重值，生成所述相位插值器的输出时钟信号。

7.一种相位插值器的自动校准方法，其特征在于，应用于相位插值器的自动校准，该方法包括：

根据参考时钟信号生成达到与所述理想相位的相位值一致的补偿信息，并将所述补偿信息进行存储；

在所述相位插值器正常工作时，根据所述补偿信息经过处理产生控制信号，从而调整所述相位插值器的输出时钟信号的相位值，使得所述相位插值器的输出时钟信号的相位值校准为达到或接近所述理想相位。

8.根据权利要求7所述的方法，其特征在于，所述根据参考时钟信号生成达到所述理想相位的相位值一致的补偿信息，并将所述补偿信息进行存储的步骤，包括：

接收参考时钟信号，通过数组控制码控制输出相位产生所述相位插值器的输出时钟信号；

比较所述参考时钟信号和所述相位插值器的输出时钟信号，经过信息处理产生所述参考时钟信号的相位值和所述相位插值器的输出时钟信号的相位值的相位差；

根据所述相位差得到所述相位插值器的输出时钟实际相位与理想相位的差值；

根据所述差值生成达到与所述理想相位的相位值一致的补偿信息，并将所述补偿信息进行存储。