[发明专利]一种相位插值器的自动校准电路及方法

说明书

本发明提供了一种相位插值器的自动校准电路及方法，通过鉴相器比较参考时钟信号和相位插值器的输出时钟信号的相位信息，产生两个时钟的相位差，根据接收到的相位差，得到相位插值器输出时钟信号实际相位与理想相位的差值再进行补偿，从而生成达到与理想相位的相位值一致的补偿信息，将补偿信息发送至相位插值器控制单元进行存储，当相位插值器正常工作时，相位插值器控制单元根据补偿信息产生控制信号，调整相位插值器的输出时钟信号的相位值，最终使相位插值器的输出时钟信号的相位值校准为达到或接近理想相位，使相位插值器产生特定的输出相位，有效提高输出信号的精度。

技术领域

本发明涉及电路设计技术领域，更具体的说，是涉及一种相位插值器的自动校准电路及方法。

背景技术

在电路设计技术领域中，PI(phase interpolator，相位插值器)因其输出的时钟信号具有高精度、相位可控性被广泛应用于集成电路中。随着数模混合电路速度的不断提高，对PI的电路精度的要求也不断提高。一般的PI中工艺偏差、寄生电容、寄生电阻对电路的影响不能忽略，常常导致输出信号相位的偏移，因而PI的精度受到影响。

现有技术中，PI校准技术一般依赖片外其他组件进行，在小批量过程验证测试或大规模使用时，PI不能进行自校准，无法补偿工艺、电流、温度变化带来的精度损失，从而影响PI输出时钟信号的准确性。

发明内容

有鉴于此，本发明提供了一种相位插值器的自动校准电路及方法，以解决现有技术中由于相位插值器不能进行自校准，无法补偿工艺、电流、温度变化带来的精度损失，从而影响相位插值器输出时钟信号的准确性的问题。

为实现上述目的，本发明提供如下技术方案：

一种相位插值器的自动校准电路，包括：相位插值器、鉴相器、相位插值器校准单元和相位插值器控制单元，其中：

所述相位插值器分别与所述鉴相器和所述相位插值器控制单元相连，所述相位插值器校准单元与所述相位插值器控制单元相连，所述鉴相器与所述相位插值器校准单元相连；

所述相位插值器接收参考时钟信号，通过数组控制码控制输出相位产生所述相位插值器的输出时钟信号；

通过所述鉴相器比较所述参考时钟信号和所述相位插值器的输出时钟信号，经过信息处理产生所述参考时钟信号的相位值和所述相位插值器的输出时钟信号相位值的相位差，并将所述相位差发送至所述相位插值器校准单元；

所述相位插值器校准单元根据所述相位差得到所述相位插值器的输出时钟信号的实际相位与理想相位的差值，根据所述差值生成达到与所述理想相位的相位值一致的补偿信息，并将所述补偿信息发送至所述相位插值器控制单元进行存储；

在所述相位插值器正常工作时，所述相位插值器控制单元根据所述补偿信息经过处理产生控制信号，从而调整所述相位插值器的输出时钟信号的相位值，使得所述相位插值器的输出时钟信号的相位值校准为达到或接近所述理想相位。

进一步地，所述相位插值器包括：输入端、控制端以及输出端，所述鉴相器包括：第一输入端、第二输入端和输出端，所述相位插值器校准单元包括：输入端和输出端，所述相位插值器控制单元包括：输入端和输出端，其中：

所述相位插值器的输入端接收所述参考时钟信号，所述相位插值器的控制端与所述相位插值器控制单元的输出端相连；

所述鉴相器的第一输入端接收所述参考时钟信号，所述鉴相器的第二输入端与所述相位插值器的输出端相连，接收所述相位插值器的输出时钟信号，所述鉴相器的输出端与所述相位插值器校准单元的输入端相连；

所述相位插值器校准单元的输出端与所述相位插值器控制端单元的输入端相连，所述相位插值器校准单元将所述补偿信息发送至所述相位插值器控制单元进行存储。