[发明专利]高并行度计算平台、系统及计算实现方法

说明书

本发明公开了一种高并行度计算平台，系统及相关实现方法。该计算平台包括：包括：输入缓存，用于缓存从外部存储器读取的第一和第二数据；读控制器模块，用于从所述输入缓存中读取并行计算模块执行单次操作所需的第一和第二数据，其中读取的第二数据的份数是第一数据的份数的N倍，N是大于等于2的整数；在N倍系统时钟频率下运行的并行计算模块，用于在单次操作中完成所述第一和第二数据的特定计算，其中每一份第一数据都被N份第二数据复用，以完成一个系统时钟周期内的计算；以及结果缓存，用于缓存从并行计算模块输出的计算结果。由此，通过计算倍频配合数据复用，能够突破数据搬运模块的运行频率限制，从而提升计算平台整体的计算效率。

技术领域

本发明涉及硬件架构领域，尤其涉及一种高并行度计算平台、系统及计算实现方法。

背景技术

近年来，基于人工神经网络(ANN，Artificial Neural Network)，尤其是卷积神经网络(CNN，Convolutional Neural Network)的方法在很多应用中都取得了极大的成功。在计算机视觉领域，特别是针对图像分类问题，CNN的引入使得图像分类的精度大幅提高。

虽然基于人工神经网络的方法具有先进的性能，但与传统方法相比需要更多的计算和内存资源。尤其随着神经网络的发展，大型神经网络具有越来越多的层级和数据量，利用传统的CPU平台，已无法满足其实用性需求。因此，利用FPGA、GPU、ASIC等高并行度异构计算平台进行神经网络加速器设计成为新的研究热点。在这其中，FPGA和ASIC以其高定制性、高能效比和低延时等优势而拥有良好的市场前景。

当利用FPGA和ASIC等的高并行度计算平台来执行计算时，如何能够在现有硬件性能的基础上提升计算利用率，成为了高并行度计算平台，尤其是涉及大量卷积层运算的神经网络计算平台所需考虑的重要问题。

因此，仍然需要一种能够进一步优化高并行度计算的相关方案。

发明内容

为了解决上述至少一个问题，本发明提出了一种计算逻辑倍频，其他逻辑维持普通频率的计算结构，能够充分利用现有计算逻辑的频率提升空间，以相对简单的硬件配置和相对较低的功耗代价实现计算效率的倍增，从而显著提升计算平台针对大数据量运算，尤其是高复用并行运算的运算能力。

根据本发明的一个方面，提出了一种高并行度计算平台，包括：在系统时钟频率下运行的输入缓存，用于缓存从外部存储器读取的、用于进行高并行度计算的第一数据和第二数据；在系统时钟频率下运行的读控制器模块，用于从所述输入缓存中读取并行计算模块执行单次操作所需的第一数据和第二数据，其中读取的第二数据的份数是第一数据的份数的N倍，N是大于等于2的整数；在N倍系统时钟频率下运行的并行计算模块，用于在单次操作中完成所述第一数据和所述第二数据的特定计算，其中每一份第一数据都被N份第二数据复用，以完成一个系统时钟周期内的计算；以及在系统时钟频率下运行的结果缓存，用于缓存从所述并行计算模块输出的计算结果。由此，通过计算倍频配合数据复用，能够突破数据搬运模块的频率限制，从而提升计算平台整体的计算效率。在此，N的取值可以至少基于所述平台的硬件配置、以及所述高并行度计算的并行策略进行确定。

优选地，并行计算模块可以包括在N倍系统时钟频率下运行的多个乘法器以完成所述第一数据和所述第二数据的乘法运算，其中对于每个乘法器，第一输入端的输入为第一数据，第二输入端的输入为经由N位数据选择器选择的第二数据。读控制器模块则可包括多个读控制器，用于分别将第一数据和第二数据从所述输入缓存读取至对应乘法器的第一输入端和N位数据选择器的N个第二输入端。由此，以相对简单的硬件设计配合实现上述计算倍频下的数据复用。