[发明专利]一种共源共栅级联结构的氮化镓器件

说明书

本发明公开了一种封装基板及基于该基板形成的共源共栅氮化镓器件，该封装基板包括基板本体，基板本体的一个端面印制器件线路铜层，另一个端面印制热排气铜层，器件线路铜层包括第一铜层面和第二铜层面，第一铜层面和第二铜层面之间电气隔离；热排气铜层上设置有若干条延伸到基板边界的间隙。本发明优化了封装基板的结构和器件线路铜层的相对位置，改变封装基板器件线路铜层和硅器件及GaN器件的连线关系，不仅实现了共源共栅氮化镓器件的同侧Gate、Drain、Source顺序的管脚排布，同时，也把其中起主要的作用的共源寄生电感优化到了最小值。

技术领域

本发明涉及半导体技术领域，具体涉及一种共源共栅级联结构的氮化镓器件。

背景技术

以SiC和GaN为代表的宽禁带半导体器件被誉为第三代半导体器件。GaN器件目前已引起国内外学者的关注。氮化镓高电子迁移率晶体管(GaN HEMT)是氮化镓器件领域最为重要的器件类型，基本等同于MOSFET在Si器件中的地位。GaN HEMT可以分为增强型和耗尽型两种。对于单体增强型HEMT，一方面，目前可实现的最大耐压为250V，低于人们对其预期应用的需求；另一方面，其从开启到完全导通，需要阈值电压1.5V到4.5V的过渡，这对于一般集成电路Vgs为5V或者6V的驱动设计提出了很高的要求。对于单体耗尽型HEMT，虽然耐压可以达到600V以上，但是，驱动电压范围为-30-2V，器件完全导通栅极电压一般为-5V，因此使用时需要负压驱动进行关断，有短路直通的潜在危险。

共源共栅级联(Cascode)型GaN HEMT通过把工艺成熟的增强型Si VDMOS与GaNHEMT共源共栅连接，从而实现通过驱动低压VDMOS来实现高压耗尽型HEMT的通断操作。这种结构，既避免了负压驱动电路的设计，同时也实现了高压HEMT的应用，是当前将HEMT推向应用的最快捷有效的方法。

TO模式是三端功率器件最简单、最成熟的封装工艺，传统基于TO模式的Cascode封装设计会引入较大的共源寄生电感(CSI)，造成Cascode系统的开关延迟，并产生较大的损耗，不利于封装模块的应用；另外，大电流、高压HEMTs的设计，使得基于PAD排布的封装管脚与当前IC模块组装规则较难兼容。

发明内容

本申请提供一种共源共栅级联结构的氮化镓器件，实现了封装管脚按照Gate,Drain,Source的顺序排布，而且通过改变传统TO封装模式中封装基板走线方向以及连线之间的相互关系，将共源寄生电感降低到了最小值。

为了达到上述目的，本发明的技术方案如下：

一种封装基板，包括基板本体，基板本体的一个端面印制器件线路铜层，另一个端面印制热排气铜层，器件线路铜层包括第一铜层面和第二铜层面，第一铜层面和第二铜层面之间电气隔离；热排气铜层上设置有若干条延伸到基板边界的间隙。

根据上述基板形成共源共栅级联结构的氮化镓器件，包括硅器件和GaN器件，GaN器件和硅器件分别通过焊料焊接在第一铜层面上，GaN器件和硅器件相邻不相接，GaN器件的Source端与第一铜层面连线进而与硅器件的Drain端相连，形成共源共栅级联结构的氮化镓器件的导通回路；GaN器件的Gate端与硅器件的Source端连线，形成共源共栅级联结构的氮化镓器件的驱动回路；GaN器件的Drain端、硅器件的Gate端直接向封装基板的一侧引出，作为共源共栅级联结构的氮化镓器件的Drain和Gate管脚，硅器件的Source端与第二铜层面连线，第二铜层面向封装基板的同一侧引出，作为共源共栅级联结构的氮化镓器件的Source管脚。

本发明的有益效果为：

本发明优化封装基板的结构和器件线路铜层的相对位置，改变封装基板器件线路铜层和硅器件及GaN器件的连线关系，不仅实现了共源共栅氮化镓器件的同侧Gate、Drain、Source顺序的管脚排布，同时，也把其中起主要的作用的共源寄生电感优化到了最小值。

附图说明