[发明专利]薄膜覆晶封装结构

说明书

本发明提供一种薄膜覆晶封装结构，包括可挠性线路载板以及芯片。可挠性线路载板包括可挠性基板及线路结构。可挠性基板包括相对的第一面及第二面，第一面包括芯片接合区。线路结构配置于可挠性基板，包括多个第一引脚、多个内接脚、多个第二引脚及多个导电通孔。这些第一引脚及这些内接脚配置在第一面。这些第二引脚配置在第二面上。这些内接脚位于芯片接合区内且分别通过这些导电通孔电性连接这些第二引脚。这些第一引脚分别对位重叠于这些第二引脚。芯片配置于芯片接合区内，且包括多个连接这些第一引脚的第一凸块及多个连接这些内接脚的第二凸块。

技术领域

本发明涉及一种芯片封装结构，尤其涉及一种薄膜覆晶封装结构。

背景技术

随着电子产品功能需求越来越多，芯片的集成电路密集度不断提高，薄膜覆晶封装结构的可挠性线路载板上的引脚数量也必须跟着增加。原本广泛使用的单面线路可挠性基板的布线难度越来越高，因此，可挠性线路载板开始朝向双面线路的方式设计。目前，双面线路可挠性基板上的引脚大多是从可挠性基板的上表面上的芯片接合区内向外延伸，再于芯片接合区外的区域通过导电通孔将电路导引至下表面的引脚。一般而言，驱动芯片的输出端的凸块数量非常的多，数量庞大的引脚对应连接输出端凸块并自芯片接合区内经过芯片边缘向可挠性基板的外侧延伸。然而，受限于芯片的尺寸、引脚宽度与间距的限制，能够通过的引脚数量有限，而使得芯片的输出端的凸块数量难以增加。因此，一种因应增加凸块数量而达到精细间距(fine pitch)需求的薄膜覆晶结构为本领域亟需解决的问题。

发明内容

本发明是针对一种薄膜覆晶封装结构，可缩小引脚间的间距，并可平均分布可挠性线路载板的应力，减少引脚断裂的问题。

根据本发明的实施例，一种薄膜覆晶封装结构，包括可挠性线路载板以及芯片。可挠性线路载板，包括可挠性基板以及线路结构。可挠性基板，包括相对的第一面及第二面，其中第一面包括芯片接合区。线路结构配置于可挠性基板，且包括多个第一引脚、多个内接脚、多个第二引脚及多个导电通孔。这些第一引脚及这些内接脚配置在第一面。这些第一引脚包括多个内引脚部。这些内引脚部及这些内接脚位于芯片接合区内且邻近芯片接合区的长边。这些第一引脚自这些内引脚部经过长边而向外延伸。这些内接脚较多个内引脚部远离长边。这些第二引脚配置在第二面上。这些内接脚分别通过贯穿可挠性基板的这些导电通孔电性连接这些第二引脚，且这些第一引脚分别对位重叠于这些第二引脚。芯片配置于芯片接合区内，且包括多个第一凸块及多个第二凸块，邻近芯片接合区的长边。这些第二凸块较这些第一凸块远离长边。这些第一凸块分别连接这些内引脚部，且这些第二凸块分别连接这些内接脚。

基于上述，本发明的薄膜覆晶封装结构通过使部分配置在可挠性基板的第一面上的引脚(即内接脚)于芯片接合区内通过导电通孔电性连接配置于第二面的第二引脚，而不经过芯片接合区的长边向外延伸。因此，配置于第一面上的芯片可以分别通过配置于不同表面(第一面及第二面)的第一引脚以及第二引脚传导电性信号。如此，可挠性基板上可布设的引脚数量可大幅增加，以供高I/O数的芯片连接。此外，相邻两个第一引脚之间不会有第二引脚通过，因此引脚之间的间距可以缩减，进而可在相同面积的可挠性基板上布设更多引脚，达成高脚数、精细间距的需求。并且，第一引脚与第二引脚于第一面及第二面的重叠位置一致，使可挠性线路载板的应力分布平均，减少可挠性线路载板因应力不均产生局部下陷或弯曲，进而导致引脚断裂的问题，提升薄膜覆晶封装结构的质量。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

包含附图以便进一步理解本发明，且附图并入本说明书中并构成本说明书的一部分。附图说明本发明的实施例，并与描述一起用于解释本发明的原理。

图1显示为本发明的一实施例的一种薄膜覆晶封装结构的俯视示意图；

图2显示为图1所示的薄膜覆晶封装结构的局部放大仰视示意图；