[发明专利]用于估计NAND快闪存储器的位错误率的快闪存储器系统和方法

说明书

本发明的实施例涉及一种快闪存储器系统和一种用于估计NAND快闪存储器的位错误率的方法。根据某些方面，实施例提供在所述快闪存储器的编程期间估计多位快闪存储器的BER，且在所述快闪存储器的可读状态寄存器中提供所述所估计BER，从而改进所述快闪存储器的编程速度。

相关申请案的交叉参考

本申请案是基于且主张2018年2月28日申请的第15/908,318号美国非临时专利申请案的优先权；其全部内容以引用的方式并入本文中。

技术领域

本发明的实施例大体上涉及用于估计NAND快闪存储器的位错误率的快闪存储器系统和方法。

背景技术

随着计算装置的数目和类型持续扩大，对此类装置所使用的存储器的需要也持续扩大。存储器包含易失性存储器(例如RAM)和非易失性存储器。一种风行类型的非易失性存储器是快闪存储器或NAND型快闪存储器。NAND快闪存储器阵列包含单元的行和列(串)。单元可包含晶体管。

在读取操作期间，读取NAND快闪存储器阵列的整个行/页。这时通过将偏压电压施加到不在读取的所有行，且将参考阈值电压施加到应读取的行来完成。所述偏压电压允许NAND快闪存储器阵列的晶体管完全进行。仅在阈值电压充分高来克服浮动栅极中的所捕获电荷时，位于正读取的行上的单元才将进行。读出放大器连接到每一串，其测量通过所述串的电流，并输出“1”或“0”，取决于所述电流是否传递某一阈值。

通常，编程操作包含多个小电荷注入步骤的过程。可通过将在电压Vstart开始的电压脉冲(Vpulse)施加到正在编程的行，并将所述串中的所有其它晶体管的栅极电压设置为偏压电压(Vbias)，来将电荷注入到单元。在施加电压脉冲之后，读取编程单元(使用上文所述的程序)，并将其与所要的编程电压进行比较。如果达到所述所要编程电压，那么编程结束。否则，提供额外脉冲，直到达到所要编程电压为止，或直到达到最大脉冲数目(NPP)为止。如果在使用最大脉冲数目之后，仍有并未通过检验测试的单元(即它们未被编程到所要的编程电压)，那么可宣告程序错误(或失败)。上文所述的NAND快闪存储器可具有与编程所述单元相关联的位错误率(BER)，其中BER描述所述存储器的可靠性。

发明内容

本发明的实施例涉及用于估计与快闪存储器相关联的位错误率(BER)的方法。根据某些方面，一种用于估计NAND快闪存储器的位错误率的方法，其包括：

对具有多个阈值电压的多层单元快闪存储器执行编程操作；

对于每一阈值电压：

编程紧接大于所述阈值电压的状态，从而定义至少一个检验阈值，

确定具有小于所述至少一个检验阈值的电压的第一单元数目，以及

基于所述第一单元数目和第一BER阈值来确定所估计的欠编程的位错误率(BER)；以及基于所述多个阈值电压的每一阈值电压的所述所估计的欠编程BER，来确定总的欠编程BER。

附图说明

图1说明常规三位每单元(bpc)快闪装置中的阈值电压分布；

图2说明根据实施例的用于BER估计的三bpc快闪存储器装置的电压阈值分布；

图3是根据实施例的用于估计NAND快闪装置的BER的实例方法；

图4示出根据实施例的实例读取状态字段寄存器；

图5示出根据实施例的用于编程参数调适的一个实例方法；以及

图6是说明根据实施例的实例快闪存储器装置的框图。

具体实施方式

根据某些方面，本发明的实施例涉及用于获得NAND型快闪存储器装置的高承受能力和高性能编程的技术。