[发明专利]移位寄存器单元、栅极驱动电路、显示装置及驱动方法

说明书

一种移位寄存器单元、栅极驱动电路、显示装置及驱动方法。该移位寄存器单元包括消隐输入电路、消隐上拉电路、消隐耦合电路、显示输入电路和输出电路。消隐输入电路被配置为响应于补偿选择控制信号对上拉控制节点进行充电并保持上拉控制节点的电平；消隐上拉电路被配置为在上拉控制节点的电平和第一时钟信号的控制下，利用第一时钟信号对上拉节点进行充电；消隐耦合电路与上拉控制节点电连接，且被配置为响应于第一时钟信号对上拉控制节点进行耦合上拉。该移位寄存器单元可以实现随机补偿，同时还可以对上拉控制节点进行耦合上拉，从而使得对上拉节点的充电更充分，以避免发生输出异常。

技术领域

本公开的实施例涉及一种移位寄存器单元、栅极驱动电路、显示装置及驱动方法。

背景技术

在显示领域特别是OLED(Organic Light-Emitting Diode，有机发光二极管)显示面板中，栅极驱动电路目前一般集成在GATE IC中。IC设计中芯片的面积是影响芯片成本的主要因素，如何有效地降低芯片面积是技术开发人员需要着重考虑的。

目前用于OLED的栅极驱动电路通常要用三个子电路组合而成，即检测电路、显示电路和输出两者复合脉冲的连接电路(或门电路)，这样的电路结构非常复杂，无法满足显示面板的高分辨率窄边框的要求。

发明内容

本公开至少一实施例提供一种移位寄存器单元，包括消隐输入电路、消隐上拉电路、消隐耦合电路、显示输入电路和输出电路。所述消隐输入电路被配置为响应于补偿选择控制信号对上拉控制节点进行充电并保持所述上拉控制节点的电平；所述消隐上拉电路被配置为在所述上拉控制节点的电平和第一时钟信号的控制下，利用所述第一时钟信号对上拉节点进行充电；所述消隐耦合电路与所述上拉控制节点电连接，且被配置为响应于所述第一时钟信号对所述上拉控制节点进行耦合上拉；所述显示输入电路被配置为响应于显示输入信号对所述上拉节点进行充电；所述输出电路被配置为在所述上拉节点的电平的控制下，将复合输出信号输出至输出端。

例如，在本公开一实施例提供的移位寄存器单元中，所述消隐输入电路包括第一晶体管和第一电容。所述第一晶体管的栅极和补偿选择控制端连接以接收所述补偿选择控制信号，所述第一晶体管的第一极和消隐输入信号端连接，所述第一晶体管的第二极和所述上拉控制节点连接；所述第一电容的第一极和所述上拉控制节点连接，所述第一电容的第二极和第一电压端连接。

例如，在本公开一实施例提供的移位寄存器单元中，所述消隐上拉电路包括第二晶体管和第三晶体管。所述第二晶体管的栅极和所述上拉控制节点连接，所述第二晶体管的第一极和第一时钟信号端连接以接收所述第一时钟信号，所述第二晶体管的第二极和所述第三晶体管的第一极连接；所述第三晶体管的栅极和所述第一时钟信号端连接以接收所述第一时钟信号，所述第三晶体管的第二极和所述上拉节点连接。

例如，在本公开一实施例提供的移位寄存器单元中，所述消隐耦合电路包括第一耦合电容；所述第一耦合电容的第一极和所述第一时钟信号端连接以接收所述第一时钟信号，所述第一耦合电容的第二极和所述上拉控制节点连接。

例如，在本公开一实施例提供的移位寄存器单元中，所述消隐耦合电路还包括第二耦合电容。所述第二耦合电容的第一极和所述第二晶体管的第二极连接，所述第二耦合电容的第二极和所述上拉控制节点连接。

例如，在本公开一实施例提供的移位寄存器单元中，所述显示输入电路包括第四晶体管。所述第四晶体管的栅极和显示输入信号端连接以接收所述显示输入信号，所述第四晶体管的第一极和第二电压端连接以接收第二电压，所述第四晶体管的第二极和所述上拉节点连接。