[发明专利]垂直存储器件

说明书

一种垂直存储器件包括：衬底，其具有单元阵列区域和与单元阵列区域相邻的连接区域；多个栅电极层，所述多个栅电极层堆叠在衬底的单元阵列区域和连接区域上，并在连接区域中形成台阶结构；第一金属线，其划分所述多个栅电极层并连接到衬底的单元阵列区域和连接区域；以及第二金属线，其划分所述多个栅电极层的一部分并连接到衬底的连接区域。基于衬底的上表面，第二金属线的下端部分的深度可以大于单元阵列区域中的第一金属线的下端部分的深度。

技术领域

本发明构思涉及垂直存储器件。

背景技术

电子产品的体积已逐渐减小，而此时仍需要这样的电子产品处理数量不断增长的高容量数据。因此，这样的电子产品中所使用的半导体存储器件的集成度需要增加。因此，在半导体存储器件的集成度可被增加的方法中，已提出了垂直存储器件，在垂直存储器件中(与现有的平面晶体管结构不同)具有垂直晶体管结构的多个存储单元被堆叠。

发明内容

本发明构思的示例实施方式提供了其中可减少工艺缺陷的垂直存储器件。这样的工艺缺陷可发生在其中公共源极线和虚设源极线不与衬底接触的情况下。

根据本发明构思的一示例实施方式，一种垂直存储器件可以包括：衬底，其具有单元阵列区域和与单元阵列区域相邻的连接区域；多个栅电极层，所述多个栅电极层堆叠在衬底的单元阵列区域和连接区域上，并在连接区域中形成台阶结构；至少一个第一金属线，所述至少一个第一金属线划分所述多个栅电极层并连接到衬底的单元阵列区域和连接区域；以及至少一个第二金属线，所述至少一个第二金属线划分所述多个栅电极层的一部分并连接到衬底的连接区域。在本发明构思的一实施方式中，基于衬底的上表面，第二金属线的下端部分的深度可以大于单元阵列区域中的第一金属线的下端部分的深度。此外，当存在多个第一金属线和第二金属线时，第二金属线的每个的下端部分的深度可以相对于相应位置朝向连接区域的边缘增大。而且，第一金属线的每个的下端部分的深度相对于相应位置朝向连接区域的边缘增大。

根据本发明构思的一示例实施方式，一种垂直存储器件可以包括：衬底，其具有单元阵列区域和位于单元阵列区域外部的连接区域；形成在衬底的上部中的第一凹陷和第二凹陷，第一凹陷在单元阵列区域和连接区域中沿第一方向延伸，第二凹陷设置在连接区域中；设置在第一凹陷上的公共源极线；以及设置在第二凹陷上的虚设源极线。在这种情况下，基于衬底的上表面，第二凹陷的深度大于单元阵列区域的第一凹陷的深度。

根据本发明构思的一示例实施方式，一种垂直存储器件可以包括：衬底，其具有单元阵列区域和与单元阵列区域相邻的连接区域；堆叠结构，其包括堆叠在衬底的单元阵列区域和连接区域上的多个栅电极层，并延伸为在连接区域中具有不同的长度；公共源极线，其在单元阵列区域和连接区域中划分堆叠结构；以及虚设源极线，其在连接区域中划分堆叠结构。在这种情况下，虚设源极线的垂直长度大于公共源极线的垂直长度。

在本发明构思的一实施方式中，一种制造垂直存储半导体器件的方法可以包括：提供具有单元阵列区域和与单元阵列区域相邻的连接区域的衬底；形成包括堆叠在衬底的单元阵列区域和连接区域上的多个栅电极层的堆叠结构，其中所述多个栅电极层在连接区域中形成台阶结构；通过在单元阵列区域和连接区域中布置至少一个公共源极线而划分堆叠结构；以及布置至少一个虚设源极线以在连接区域中进一步划分堆叠结构，其中，基于衬底的上表面，所述至少一个虚设源极线的下端部分的深度大于单元阵列区域中的所述至少一个公共源极线的下端部分的深度。

制造垂直存储半导体器件的方法还可以包括：所述至少一个虚设源极线的下端部分的深度与单元阵列区域中的所述至少一个公共源极线的下端部分的深度之间的差异为约15nm或更多。

制造垂直存储半导体器件的方法还可以包括：从衬底的上表面到所述多个栅电极层当中最上面的栅电极层的上表面的高度为约4.4μm或更大。

附图说明

当结合附图时，本公开的以上及另外的方面、特征和优点将自以下详细描述被本领域普通技术人员更好地理解，附图中：