[发明专利]时钟驱动电路

权利要求书

1.一种时钟驱动电路，其特征在于，所述时钟驱动电路包括：依次相连的输入级、双端转单端级以及驱动输出级；

所述输入级，包括互为负载的差分放大器与共模负反馈环路，所述差分放大器接入差分时钟信号进行放大生成共模电压，所述共模负反馈环路连接所述差分放大器的输出端，用于稳定所述共模电压的输出幅度；

所述双端转单端级，将双端共模电压输出的差分正弦时钟信号转换为单端的方波时钟信号；所述双端转单端级包含支路回路，所述支路回路用于在转换时钟信号时，调节时钟边沿斜率以降低时钟抖动；所述支路回路包括NMOS管M13～M 14，所述NMOS管M13的栅极连接NMOS管M16栅极，所述NMOS管M13的漏极连接NMOS管M12源极，所述NMOS管M13的源极连接NMOS管M14的漏极，所述NMOS管M14的源极接地，所述NMOS管M14的栅极连接使能信号；

所述驱动输出级，包含多级级联的推挽反相器，以增加所述方波时钟信号的驱动能力。

2.根据权利要求1所述的时钟驱动电路，其特征在于，所述互为负载的差分放大器包括NMOS管M5、M6与PMOS管M7、M8，正向输入信号CKin+分别连接NMOS管M5、PMOS管M7的栅极，所述NMOS管M5、PMOS管M7的漏极互连，负向输入信号Ckin-分别连接NMOS管M6、PMOS管M8的栅极，所述PMOS管M7、M8的源极互连，所述NMOS管M5、M6的源极互连，所述NMOS管M6、PMOS管M8的漏极互连。

3.根据权利要求1所述的时钟驱动电路，其特征在于，所述共模负反馈环路包括幅度抑制电路、电阻R4、R5、与NMOS管M4，其中，所述幅度抑制电路包括NMOS管N1～N3与电阻R1～R3，第一电阻R1一端接地，所述第一电阻R1的另一端连接NMOS管M1的源极，所述NMOS管M1栅级、漏极互连且其分别与M2栅极、M3源极互连，所述NMOS管M3漏极、栅极互连且连接第三电阻的一端，其另一端连接电源电压；所述NMOS管M2源极连接第二电阻R2的一端，其另一端接地；所述NMOS管M2的漏极分别连接第四、五电阻的一端与NMOS管M4的栅极，所述NMOS管M4的源极接地，所述第四、第五电阻的另一端对应连接所述差分放大器输出的共模电压。

4.根据权利要求1所述的时钟驱动电路，其特征在于，所述输入级包括NMOS管M9，所述NMOS管M9的源极连接电源电压，其栅极连接第一偏置电压，其漏极连接差分放大器PMOS管M7、M8的源极。

5.根据权利要求1所述的时钟驱动电路，其特征在于，所述双端转单端级还包含双端转单端电路，所述双端转单端电路将差分正弦时钟信号转换为单端的方波时钟信号。

6.根据权利要求5所述的时钟驱动电路，其特征在于，所述双端转单端电路包括NMOS管M10～M12与PMOS管M15～M16，所述NMOS管M10的栅极连接第二偏置电压，其源极接地，其漏极分别连接NMOS管M11、M12的源极，所述NMOS管M11、M12的栅极对应连接差分放大器的输出端，所述NMOS管M11、M12的漏极连接PMOS管M15、M16的漏极，所述PMOS管M15、M16源极连接电源电压，其栅极互连且连接PMOS管M15的漏极。

7.根据权利要求1所述的时钟驱动电路，其特征在于，所述多级级联的推挽反相器为两级互连。

8.根据权利要求7所述的时钟驱动电路，其特征在于，两级所述推挽反相器包括依次级联的第一级推挽反相器与第二级推挽反相器，所述第一级推挽反相器包括NMOS管M17与PMOS管M19，所述第二级推挽反相包括NMOS管M18与PMOS管M20，所述NMOS管M17的栅极与M19的栅极互连接入双端转单端级的输出端，所述PMOS管M19、M20的源极连接电源电压，所述NMOS管M17、M18的源极接地，所述NMOS管M17与PMOS管M19的漏极互连连接NMOS管M18与PMOS管M20的栅极，所述NMOS管M18与PMOS管M20的漏极互连作为输出。