[发明专利]一种超低功耗偏置的射频开关

说明书

本发明提出了一种新的射频开关结构：每个射频开关包括一串联支路和一并联支路，通过不同射频开关的串联支路共用一个交流耦合电容、同一射频开关里的并联支路和串联支路共用一个交流耦合电容、移除同一射频开关的并联支路中靠近地的隔断晶体管和交流耦合电容，无需任何负压产生电路，并且相对于传统结构可以节省60％以上的电容面积。本发明在保持性能不变的同时，大大降低了芯片的面积和成本。

技术领域

本发明涉及射频信号处理领域，尤其涉及一种超低功耗偏置的射频开关。

背景技术

高品质的射频开关是多模多频多标准无线射频收发器的关键元器件，尤其是时分双工无线系统中，有着不可取代的作用。射频开关在高速发展的3G/4G多模多频终端中的应用越来越广泛，射频终端的复杂度在不断增加，特别是针对中国移动提出的“五模十三频”应用需求，这样的需求导致在射频终端中至少用到多个射频开关，分别在数据、语音、分集接收端做不同频段和模式的切换。随着系统复杂度的提高，射频系统中开关的使用量会进一步增加，尤其是目前的手机中集成有GSM/CDMA/LTE等多个标准，射频开关无论从数量还是掷数都有大幅度的增加。

在集成电路制造工艺方面，SOI(绝缘体上硅)越来越受到重视和认可，特别是在模拟射频电路方面，RF-SOI工艺的应用越来越广泛，已经有逐步取代传统的GaAs和SiGe之趋势。RF-SOI技术主要应用于智能手机、Wi-Fi等无线通讯领域，3G/4G手机用的射频开关器件，目前大部分已经从传统的化合物半导体升级到RF-SOI技术。

图1示出了一种现有技术中的SOI射频开关的典型电路图，其中每个掷单元的支路包括串联层叠晶体管单元和并联层叠晶体管单元，层叠多个相同尺寸的晶体管是为了保证开关关闭的时候晶体管的源漏压降不至于击穿晶体管，造成可靠性问题。栅极和体极的电阻是为了交流耦合，当大信号时，栅极和体极可以随着栅极和源极的信号一起变化，这样不但缓解了可靠性的压力，而且大大减小了由于输入栅源级信号变化引起的非线性。

但该SOI射频开关存在以下的问题：由于大功率输入信号时往往需要开关驱动电路，其中开关驱动电路包括负压发生电路，用来产生负压以提供关闭支路中栅极和体极的偏置，如图2所示。当开关处于关闭状态时，晶体管的栅极和体极被偏置到-VDD电压，这样可以保证在晶体管大信号状态下不会有部分导通的情况。但是负压发生电路有如下几个问题，首先，负压发生电路需要消耗一定的电流，一般负压发生电路的待机电路在几十到几百微安，这样射频开关无法做到零功耗工作，而在天线调谐等应用环境下开关需要长时间工作，如果有一定的工作电流会严重影响待机时间；其次，负压发生电路需要利用时钟来进行电荷泵操作，时钟信号的谐波信号会严重影响天线所接收到的微弱信号，造成灵敏度下降；最后，电荷泵需要较大数值的电容，会占用大量的芯片面积。

技术文献“A Stacked-FET Linear SOI CMOS Cellular Antenna Switch Withan Extremely Low-Power Biasing Strategy”，Dong gu Im.et，《IEEE TRANSACTIONS ONMICROWAVE THEORY AND TECHNIQU ES》中提出了可以消除负压产生电路的SOI射频开关解决方案，其原理如图3所示，在层叠晶体管单元的两边再各增加一个晶体管，分别为Mblk1和Mblk2，其作用是隔离源极和漏极的直流电压，除此之外，还在源漏之间并联了一个电容，作用是让源极和漏极一起变化，这样可以大大消除晶体管Mblk1和Mblk2所带来的非线性，电容数值需远远大于Mblk1和Mblk2的寄生电容，一般电容数值根据工作频率和承受功率的需要选取在5pF到20pF。

但是上述结构存在一个问题：结合图4所示的完整SP4T天线开关可知，电容的数量会随着掷数的增加而增加，每一支路都需要四个并联电容，两个电容分别在串联层叠晶体管单元的两边，另外两个电容分别在并联层叠晶体管单元的两边，这些电容又要远大于晶体管本身的寄生电容来减小寄生电容非线性的影响，因此一般这些电容采用MIM或者MOM结构来实现，会占用大量的芯片面积，造成芯片成本大幅上升。