[发明专利]确定阵列基板栅极驱动电路中的晶体管的关系参数的方法

说明书

本发明提供一种确定阵列基板栅极驱动电路中的晶体管的关系参数的方法。所述方法包括：确定针对第一晶体管的多个第一沟道宽长比和针对第二晶体管的预定沟道宽长比；通过从多个第一沟道宽长比中逐一选择每个第一沟道宽长比，将具有选择的第一沟道宽长比的第一晶体管的源极和第二晶体管的栅极连接到控制信号点并将预定电压信号施加到第一晶体管和第二晶体管，获得控制信号点的与多个第一沟道宽长比分别对应的多个电压波形；从多个电压波形中确定电压最优波形；通过与电压最优波形对应的第一沟道宽长比，确定第一晶体管和第二晶体管之间的关系参数。根据所述方法，可以显著提高晶体管性能的稳定性，节省版图空间，有利于面板的窄边框的设计。

技术领域

本发明涉及显示器技术领域，更具体地讲，涉及一种确定阵列基板栅极驱动电路中的晶体管的关系参数的方法。

背景技术

阵列基板栅极驱动(Gate Driver OnArray，GOA)技术，是一种将薄膜晶体管(ThinFilm Transistor，TFT)的栅极扫描驱动电路制作在阵列基板上，以替代外接硅芯片制作的驱动芯片的一种技术。液晶显示器中的每一行TFT的栅极电压可以通过GOA电路提供。

现有的阵列基板栅极驱动电路通常包括级联的多个GOA驱动单元，每一级 GOA驱动单元对应驱动一级水平扫描线。图1示出现有的阵列基板栅极驱动电路中的GOA驱动单元的框图，图2示出图1的时序图。如图1所示，现有的 GOA驱动单元包括：上拉模块100、用于控制上拉模块100的上拉操作的上拉控制模块200、下拉模块300、第一下拉维持模块400、第二下拉维持模块500 和电容器Cb。

下面，参照图2说明图1所示GOA驱动单元的操作时序图。如图2所示，当第n-2级扫描启动信号ST(n-2)为高电平时，上拉控制模块200中的晶体管导通，从而高电平的第n-2级栅极驱动信号G(n-2)将控制信号点Q(n)充电而拉高，而当控制信号点Q(n)的电平经充电而拉高至预定电平而使上拉模块100中的晶体管导通时，高频时钟信号CK1/2/3/4将第n级栅极驱动信号G(n)的电平上拉，从而经由第n级栅极驱动信号G(n)输出高电位扫描信号。

当第n+2级栅极驱动信号G(n+2)为高电平时，下拉模块300将第n级栅极驱动信号G(n)和控制信号点Q(n)同时拉低至基准低电平信号Vss；当控制信号点Q(n)为低电平且第一低频方波信号LC1(或第二低频方波信号LC2)为高电平时，第一低频方波信号LC1和第二低频方波信号LC2交替驱动第一下拉维持模块400和第二下拉维持模块500工作，从而将控制信号点Q(n)和第n级栅极驱动信号G(n)的电平维持在低电平；电容器Cb(C boast)用于控制信号点Q(n) 的电平二次抬升。这里，第一低频方波信号LC1和第二低频方波信号LC2的相位相差1/2周期，周期均为200倍帧周期，占空比均为1/2。

如上所述，控制信号点Q(n)的电平大小将直接影响上拉模块100中的晶体管的正常导通，这也将直接关系到高频时钟信号CK1/2/3/4的高电平能否正常传输给第n级栅极驱动信号G(n)。因此，为了设计和实现高稳定性的GOA驱动单元，需要确定能够优化控制信号点Q(n)的电压波形的各个电子器件的参数或者它们之间的参数关系。

在现有技术中，一般利用诸如Spice等电子电路仿真软件来仿真GOA驱动电路来获得能够使控制信号点Q(n)的电压波形优化的各个电子器件的参数。但是，如图1所示，现有的GOA驱动单元包括了多个电子器件，诸如，上拉模块 100所包括的晶体管、上拉控制模块200所包括的晶体管、下拉模块300所包括的晶体管、第一下拉维持模块400和第二下拉维持模块500所包括的晶体管等多个晶体管。GOA驱动单元所包括的各个晶体管均会影响控制信号点Q(n)的电压或电压波形，导致难以优化出晶体管最佳的设计参数，亟待改进。

发明内容

本发明的目的在于提供一种确定阵列基板栅极驱动电路中的晶体管的关系参数的方法，可以简单高效地确定出晶体管之间的关系参数，显著提高晶体管性能的稳定性，且节省版图空间，有利于面板的窄边框的设计。