[发明专利]半导体装置及其制造方法

说明书

本发明公开了一种半导体装置及其制造方法，该装置包括：基板，其具有第一导电层和比第一导电层设置为更深的第二导电层；大直径凹部，其在基板的主面侧具有尺寸与所述第一导电层和所述第二导电层重叠的开口，所述第一导电层在所述大直径凹部的底部的至少一部分中露出，其中所述大直径凹部的底部与所述第一导电层的上部共面；小直径凹部，其从所述大直径凹部延伸，所述第二导电层在所述小直径凹部的底部露出；导电部件，其设置于由所述大直径凹部和所述小直径凹部构成的连接孔中以将所述第一导电层和所述第二导电层连接；以及层间绝缘膜，其暴露于所述导电部件、所述大直径凹部的底部和所述小直径凹部的顶部。本发明可实现半导体装置的产率提高。

本申请是申请日为2012年9月27日、发明名称为“半导体装置及其制造方法”的申请号为201210375078.2的专利申请的分案申请。

技术领域

本发明涉及一种使不同高度处的导电层在连接孔中露出的半导体装置及其制造方法。

背景技术

LSI及其它半导体装置由于微细加工工艺所致的高密度集成化，从而实现了小型化和高性能化。在这种高密度集成的半导体装置中，提出了新的理念以减小多层布线的层间连接结构的必需面积。例如，日本专利特开1997-199586号公报公开了一种具有共用接触结构的半导体装置。在该半导体装置中，将不同高度处的导电材料层经由单个连接孔而连接在一起以在多层布线之间实现层间连接。因此，与为每个导电材料层设有连接孔时相比，共用接触结构确保了更小的必需面积，于是实现了高密度集成。

如下所述，进行在共用接触结构中形成连接孔的步骤。首先，通过光刻法形成抗蚀剂图形，所述抗蚀剂图形具有与两个不同高度处的导电材料层重叠的开口图形。接下来，将抗蚀剂图形用作掩模以对层间绝缘膜进行蚀刻，直到露出浅层导电材料层为止。接下来，将已经露出的浅层导电材料层用作掩模以对周围的层间绝缘膜进行蚀刻，直到深层导电材料层露出为止。如上所述，使用单个抗蚀剂图形对层间绝缘膜进行蚀刻，于是，形成使得不同导电材料层在连接孔中露出的共用接触结构。

然而，在相关技术中，在共用接触结构中形成连接孔的步骤使得在对层间绝缘膜进行蚀刻时，先前露出的浅层导电材料层在长时间段内暴露于等离子体，于是导致浅层导电材料层的过蚀刻。这样，导致在连接孔的侧壁上形成基于金属的沉积物。所述金属基沉积物在灰化处理或化学后处理后未被除去，从而生成粒子且导致产率下降。而且，这种对浅层导电材料层的过度蚀刻可引起导电材料层的彻底穿透。在此情况下，当将最终金属填入连接孔中时，所述金属可仅与导电材料层的侧面接触，于是导致电阻增大。

发明内容

鉴于上述情况，本发明期望提供一种使得不同高度处的导电材料层在连接孔中露出的半导体装置。所述半导体装置通过抑制浅层导电材料层被过度蚀刻而提高产率。还期望提供一种该半导体装置的制造方法。

根据本发明的实施方式，提供了一种包括基板和连接孔的半导体装置。基板具有第一导电层和比第一导电层设置为更深的第二导电层。连接孔由大直径凹部和小直径凹部构成。大直径凹部在基板的主面侧具有尺寸与第一导电层和第二导电层重叠的开口。第一导电层在大直径凹部的底部的部分露出。小直径凹部从大直径凹部延伸并挖掘至大直径凹部的底部而形成。第二导电层在小直径凹部的底部露出。在由大直径凹部和小直径凹部构成的连接孔中设有适于将第一导电层和第二导电层连接的导电部件。

而且，本发明还提供了一种上述配置的半导体装置的制造方法，所述制造方法包括以下步骤。在包括第一导电层和比第一导电层设置为更深的第二导电层的基板上形成大直径抗蚀剂图形。大直径抗蚀剂图形具有使第一导电层和第二导电层的上部露出的开口。基于将该大直径抗蚀剂图形用作掩模的蚀刻，以在基板中形成大直径凹部，使得第一导电层在大直径凹部的底部露出。在基板上形成小直径抗蚀剂图形。小直径抗蚀剂图形在形成有大直径凹部的范围内具有使第二导电层的上部露出的开口。基于将该小直径抗蚀剂图形用作掩模的蚀刻，以在基板中形成小直径凹部，以使得第二导电层在小直径凹部的底部露出。通过以上步骤获得了上述配置的半导体装置。