[发明专利]一种伪随机序列生成器电路

权利要求书

1.一种伪随机序列生成器电路，其特征在于：所述伪随机序列生成器电路包括移位寄存模块，连接所述移位寄存模块的反馈逻辑模块及排0模块，及电性连接所述移位寄存模块、所述反馈逻辑模块及所述排0模块的电源；

所述移位寄存模块：用于设置伪随机序列生成器的初始状态及产生输出伪随机序列；

所述反馈逻辑模块：用于控制伪随机序列生成器产生3、7、15、31、63、127及255共7种长度的伪随机序列；

所述反馈逻辑模块包括反馈级数开关S4、异或门U3A、异或门U3B、异或门U3C、异或门U7A、异或门U7B、异或门U7C及异或门U7D，所述反馈级数开关S4的1针脚连接移位寄存器U1的15针脚，所述反馈级数开关S4的2针脚连接所述移位寄存器U1的14针脚，所述反馈级数开关S4的3针脚连接所述移位寄存器U1的13针脚，所述反馈级数开关S4的4针脚连接所述移位寄存器U1的12针脚，所述反馈级数开关S4的5针脚连接移位寄存器U2的15针脚，所述反馈级数开关S4的6针脚连接所述移位寄存器U2的14针脚，所述反馈级数开关S4的7针脚连接所述移位寄存器U2的13针脚，所述反馈级数开关S4的8针脚连接所述移位寄存器U2的12针脚，所述反馈级数开关S4的9针脚连接所述异或门U7D的第2输入端，所述反馈级数开关S4的10针脚连接所述异或门U7D的第1输入端，所述反馈级数开关S4的11针脚连接所述异或门U7C的第2输入端，所述反馈级数开关S4的12针脚连接所述异或门U7C的第1输入端，所述反馈级数开关S4的13针脚连接所述异或门U7B的第2输入端，所述反馈级数开关S4的14针脚连接所述异或门U7B的第1输入端，所述反馈级数开关S4的15针脚连接所述异或门U7A的第2输入端，所述反馈级数开关S4的16针脚连接所述异或门U7A的第1输入端，所述异或门U7D的输出端连接所述异或门U3B的第2输入端，所述异或门U7C的输出端连接所述异或门U3B的第1输入端，所述异或门U7B的输出端连接所述异或门U3A的第2输入端，所述异或门U7A的输出端连接所述异或门U3B的第1输入端，所述异或门U3B的输出端连接所述异或门U3C的第2输入端，所述异或门U3A的输出端连接所述异或门U3C的第1输入端，所述异或门U3C的输出端连接所述移位寄存器U1的2针脚；

所述排0模块：用于排除伪随机序列生成器产生全0的伪随机序列；

所述电源：用于为各个模块提供所需要的电压。

2.根据权利要求1所述的伪随机序列生成器电路，其特征在于，所述移位寄存模块包括移位寄存器U1、移位寄存器U2、拨码开关S2、拨码开关S3、控制开关S1、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、电阻R8及电阻R9，所述移位寄存器U1的1针脚分别连接所述移位寄存器U2的1针脚、所述电阻R1的一端及所述控制开关S1的一端，所述移位寄存器U1的3针脚分别连接所述电阻R9的一端及所述拨码开关S2的8针脚，所述移位寄存器U1的4针脚分别连接所述电阻R2的一端及所述拨码开关S2的7针脚，所述移位寄存器U1的5针脚分别连接所述电阻R3的一端及所述拨码开关S2的6针脚，所述移位寄存器U1的6针脚分别连接所述电阻R4的一端及所述拨码开关S2的5针脚，所述移位寄存器U1的10针脚连接所述移位寄存器U2的10针脚，所述移位寄存器U2的2针脚分别连接所述电阻R5的一端及所述拨码开关S3的8针脚，所述移位寄存器U2的3针脚分别连接所述电阻R6的一端及所述拨码开关S3的7针脚，所述移位寄存器U2的4针脚分别连接所述电阻R7的一端及所述拨码开关S3的6针脚，所述移位寄存器U2的5针脚分别连接所述电阻R8的一端及所述拨码开关S3的5针脚，所述电阻R1的另一端、所述电阻R2的另一端、所述电阻R3的另一端、所述电阻R4的另一端、所述电阻R5的另一端、所述电阻R6的另一端、所述电阻R7的另一端、所述电阻R8的另一端、所述电阻R9的另一端、所述移位寄存器U1的9针脚及所述移位寄存器U2的9针脚均连接所述电源，所述控制开关S1的另一端、所述拨码开关S2的1针脚、2针脚、3针脚、4针脚及所述拨码开关S3的1针脚、2针脚、3针脚、4针脚均连接GND。

3.根据权利要求2所述的伪随机序列生成器电路，其特征在于，所述排0模块包括或门U4A、或门U4B、或门U4C、或门U5A、或门U5B、或门U5C、或门U5D及非门U6A，所述或门U4A的第1输入端连接所述移位寄存器U2的15针脚，所述或门U4A的第2输入端连接所述移位寄存器U2的14针脚，所述或门U4B的第1输入端连接所述移位寄存器U2的13针脚，所述或门U4B的第2输入端连接所述移位寄存器U2的12针脚，所述或门U4A的输出端连接所述或门U4C的第1接线端，所述或门U4B的输出端连接所述或门U4C的第2接线端，所述或门U5A的第1输入端连接所述移位寄存器U1的12针脚，所述或门U5A的第2输入端连接所述移位寄存器U1的13针脚，所述或门U5B的第1输入端连接所述移位寄存器U1的14针脚，所述或门U5B的第2输入端连接所述移位寄存器U1的15针脚，所述或门U5A的输出端连接所述或门U5C的第1接线端，所述或门U5B的输出端连接所述或门U5C的第2接线端，所述或门U5C的输出端连接所述或门U5D的第1接线端，所述或门U4C的输出端连接所述或门U5D的第2接线端，所述或门U5D的输出端连接所述非门U6A的输入端，所述非门U6A的输出端连接所述移位寄存器U1的10针脚。