[发明专利]一种伪随机序列生成器电路

说明书

本发明适用于伪随机序列生成器领域，提供了一种伪随机序列生成器电路，所述伪随机序列生成器电路包括移位寄存模块，连接所述移位寄存模块的反馈逻辑模块及排0模块，及电性连接所述移位寄存模块、所述反馈逻辑模块及所述排0模块的电源；解决伪随机序列生成器不能产生多种长度的伪随机序列的技术问题。

技术领域

本发明属于伪随机序列生成器领域，尤其涉及一种伪随机序列生成器电路。

背景技术

伪随机序列是具有某种随机特性的周期序列，具有预先的可确定性和可重复性，是可以重复地产生和复制的。目前，广泛应用的伪随机序列都是由数字电路产生的周期序列经滤波等处理后得到。产生伪随机序列的数字电路主要由线性反馈移位寄存器及分立元件构成。伪随机序列的特性由移位寄存器的级数、初始状态、反馈逻辑以及时钟所决定。当移位寄存器的级数及时钟确定后，输出序列就完全由移位寄存器的初始状态及反馈逻辑所决定。

发明内容

本发明的目的在于提供一种伪随机序列生成器电路，旨在解决伪随机序列生成器不能产生多种长度的伪随机序列的技术问题。

本发明是这样实现的，一种伪随机序列生成器电路，所述伪随机序列生成器电路包括移位寄存模块，连接所述移位寄存模块的反馈逻辑模块及排0模块，及电性连接所述移位寄存模块、所述反馈逻辑模块及所述排0模块的电源；

所述移位寄存模块：用于设置伪随机序列生成器的初始状态及产生输出伪随机序列；

所述反馈逻辑模块：用于控制伪随机序列生成器产生不同长度的伪随机序列；

所述排0模块：用于排除伪随机序列生成器产生全0的伪随机序列；

所述电源：用于为各个模块提供所需要的电压。

本发明的进一步技术方案是：所述移位寄存模块包括移位寄存器U1、移位寄存器U2、拨码开关S2、拨码开关S3、控制开关S1、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、电阻R8及电阻R9，所述移位寄存器U1的1针脚分别连接所述移位寄存器U2的1针脚、所述电阻R1的一端及所述控制开关S1的一端，所述移位寄存器U1的3针脚分别连接所述电阻R9的一端及所述拨码开关S2的8针脚，所述移位寄存器U1的4针脚分别连接所述电阻R2的一端及所述拨码开关S2的7针脚，所述移位寄存器U1的5针脚分别连接所述电阻R3的一端及所述拨码开关S2的6针脚，所述移位寄存器U1的6针脚分别连接所述电阻R4的一端及所述拨码开关S2的5针脚，所述移位寄存器U1的10针脚连接所述移位寄存器U2的10针脚，所述移位寄存器U2的2针脚分别连接所述电阻R5的一端及所述拨码开关S3的8针脚，所述移位寄存器U2的3针脚分别连接所述电阻R6的一端及所述拨码开关S3的7针脚，所述移位寄存器U2的4针脚分别连接所述电阻R7的一端及所述拨码开关S3的6针脚，所述移位寄存器U2的5针脚分别连接所述电阻R8的一端及所述拨码开关S3的5针脚，所述电阻R1的另一端、所述电阻R2的另一端、所述电阻R3的另一端、所述电阻R4的另一端、所述电阻R5的另一端、所述电阻R6的另一端、所述电阻R7的另一端、所述电阻R8的另一端、所述电阻R9的另一端、所述移位寄存器U1的9针脚及所述移位寄存器U2的9针脚均连接所述电源，所述控制开关S1的另一端、所述拨码开关S2的1针脚、2针脚、3针脚、4针脚及所述拨码开关S3的1针脚、2针脚、3针脚、4针脚均连接GND。