[发明专利]集成电路及其形成方法

权利要求书

1.一种用于形成集成电路的方法，所述方法包括：

提供包括第一器件区域和第二器件区域的半导体衬底，所述第一器件区域和所述第二器件区域由隔离结构分隔；

在所述第二器件区域中形成掺杂阱；

形成覆盖所述第一器件区域和所述第二器件区域并且还覆盖所述掺杂阱的密封层；

从所述第一器件区域而不是从所述第二器件区域处去除所述密封层；

在所述第一器件区域上形成存储单元结构，形成所述存储单元结构包括使所述半导体衬底在所述第一器件区域处而非在所述第二器件区域处的顶面凹陷，其中，所述半导体衬底的在所述第一器件区域的第一顶面部分凹陷在所述半导体衬底的在所述第二器件区域的第二顶面部分的下方；

在形成所述存储单元结构之后，从所述第二器件区域处去除所述密封层；以及

在所述第二器件区域上形成器件结构。

2.根据权利要求1所述的方法，其中，从所述第一器件区域而不是从所述第二器件区域处去除所述密封层以在所述密封层中形成贯通孔，其中，所述存储单元结构穿过所述贯通孔。

3.根据权利要求1所述的方法，还包括：

在所述隔离结构、所述第一器件区域以及所述第二器件区域上形成栅极介电层，其中，所述栅极介电层是与所述密封层不同的材料并且在所述密封层从所述第二器件区域处去除之后形成。

4.根据权利要求1所述的方法，还包括：

在所述隔离结构、所述第一器件区域以及所述第二器件区域上形成栅极介电层，其中，所述栅极介电层是与所述密封层不同的材料，并且所述密封层形成为覆盖所述栅极介电层。

5.根据权利要求1所述的方法，其中，所述密封层包括氮化硅、碳化硅、多晶硅或氮氧化硅。

6.根据权利要求1所述的方法，其中，使用氧化工艺形成所述存储单元结构。

7.根据权利要求6所述的方法，其中，形成所述存储单元结构包括：

形成存储栅极介电层、覆盖所述存储栅极介电层的存储栅电极、以及覆盖所述存储栅电极的存储栅极硬掩模，其中，所述存储栅极介电层通过所述氧化工艺形成。

8.根据权利要求1所述的方法，还包括：

在从所述第一器件区域去除所述密封层之后且在形成所述存储单元结构之前，在所述第一器件区域中形成第二掺杂阱。

9.根据权利要求1所述的方法，还包括：

沉积覆盖所述第一器件区域和所述第二器件区域并且还覆盖所述存储单元结构的导电层；以及

图案化所述导电层，以形成覆盖所述掺杂阱和至少部分限定所述器件结构的器件栅电极，并且以形成邻接所述存储单元结构的存储栅电极。

10.一种集成电路，包括：

半导体衬底，包括第一器件区域和第二器件区域；

隔离结构，延伸进入所述半导体衬底的顶面，其中，所述隔离结构划分和分隔所述第一器件区域和所述第二器件区域；

存储单元，覆盖所述第一器件区域；

金属氧化物半导体(MOS)器件，覆盖所述第二器件区域；以及

伪结构，覆盖所述隔离结构，其中，所述伪结构包括伪密封元件，

其中，所述半导体衬底的顶面在所述第一器件区域具有第一顶面部分，并且在所述第二器件区域还具有第二顶面部分，并且所述第一顶面部分凹陷在所述第二顶面部分的下方。

11.根据权利要求10所述的集成电路，其中，所述伪密封元件包括氮化硅、碳化硅、氮氧化硅或多晶硅。

12.根据权利要求10所述的集成电路，其中，所述伪密封元件直接接触所述隔离结构。

13.根据权利要求10所述的集成电路，其中，所述伪结构还包括伪介电元件，并且所述伪密封元件覆盖所述伪介电元件。