[发明专利]一种芯片量产测试系统和方法

权利要求书

1.一种芯片量产测试系统，其特征在于，包括硬核处理器系统单元、乒乓缓存单元和向量比较单元；

所述硬核处理器系统单元用于从外置存储器中读取测试向量数据；

所述乒乓缓存单元用于从所述硬核处理器系统单元中高速读取测试向量数据，对读取的所述测试向量数据进行缓存，并将所述测试向量数据低速输出至所述向量比较单元；

所述向量比较单元用于接收所述乒乓缓冲单元输出的测试向量数据，将接收的所述测试向量数据输出至待测芯片，并接收所述待测芯片产生的期待向量数据，将所述期待向量数据与所述测试向量数据进行对比后，产生所述待测芯片的测试结果。

2.根据权利要求1所述的测试系统，其特征在于，所述乒乓缓存单元包括缓存控制模块和两个缓存区；

所述缓存区用于缓存测试向量数据；

所述缓存控制模块用于控制所述两个缓存区交替从所述硬核处理器系统单元中读取测试向量数据，并控制所述两个缓存区交替向所述向量比较单元输出测试向量数据。

3.根据权利要求2所述的测试系统，其特征在于，还包括时钟复位单元；

所述时钟复位单元用于向所述乒乓缓存单元输入高速时钟信号和低速时钟信号，以使所述缓存控制模块根据所述高速时钟信号控制所述两个缓存区交替从所述硬核处理器系统单元中读取测试向量数据、根据所述低速时钟信号控制所述两个缓存区交替向所述向量比较单元输出测试向量数据；

所述时钟复位单元还用于向所述乒乓缓存单元输入高速复位信号和低速复位信号，以使所述缓存控制模块根据所述高速复位信号对所述两个缓存区从所述硬核处理器系统单元中读取的测试向量数据进行清零、根据所述低速复位信号对所述两个缓存区输出至所述向量比较单元的测试向量数据进行清零。

4.根据权利要求1所述的测试系统，其特征在于，所述向量比较单元包括时序控制模块、数据比对模块和状态指示模块；

所述时序控制模块用于接收所述乒乓缓冲单元输出的测试向量数据，将接收的所述测试向量数据输出至待测芯片；

所述数据比对模块用于接收所述待测芯片产生的期待向量数据，将所述期待向量数据与所述测试向量数据进行对比后，产生所述待测芯片的测试结果；

所述状态指示模块用于输出所述待测芯片的测试结果，所述测试结果为合格或不合格。

5.根据权利要求1所述的测试系统，其特征在于，还包括配置单元；

所述配置单元用于对所述乒乓缓冲单元和所述向量比较单元的模式进行配置，以使所述乒乓缓冲单元和所述向量比较单元对待测芯片在不同模式下的数字功能进行测试；

所述配置单元还用于接收并存储所述向量比较单元输出的测试结果以及所述乒乓缓存单元输出的错误信息。

6.根据权利要求1所述的测试系统，其特征在于，所述外置存储器为SD卡；所述硬核处理器系统单元为Altera FPGA自带的硬核处理器系统。

7.一种芯片量产测试方法，其特征在于，应用于权利要求1～6任一项所述的芯片量产测试系统，包括：

硬核处理器系统单元从外置存储器中读取测试向量数据；

乒乓缓存单元从所述硬核处理器系统单元中高速读取测试向量数据，对读取的所述测试向量数据进行缓存，并将所述测试向量数据低速输出至向量比较单元；

所述向量比较单元接收所述乒乓缓冲单元输出的测试向量数据，将接收的所述测试向量数据输出至待测芯片，并接收所述待测芯片产生的期待向量数据，将所述期待向量数据与所述测试向量数据进行对比后，产生所述待测芯片的测试结果。

8.根据权利要求7所述的测试方法，其特征在于，所述乒乓缓存单元包括缓存控制模块和两个缓存区，则所述乒乓缓存单元从所述硬核处理器系统单元中高速读取测试向量数据，对读取的所述测试向量数据进行缓存，并将所述测试向量数据低速输出至向量比较单元，包括：

所述缓存控制模块控制所述两个缓存区交替从所述硬核处理器系统单元中读取测试向量数据，对读取的所述测试向量数据进行缓存，并控制所述两个缓存区交替向所述向量比较单元输出测试向量数据。