[发明专利]一种芯片量产测试系统和方法

说明书

本发明提供了一种芯片量产测试系统和方法，包括硬核处理器系统单元、乒乓缓存单元和向量比较单元；硬核处理器系统单元用于从外置存储器中读取测试向量数据；乒乓缓存单元用于从硬核处理器系统单元中高速读取测试向量数据，对读取的测试向量数据进行缓存，并将测试向量数据低速输出至向量比较单元；向量比较单元用于接收乒乓缓冲单元输出的测试向量数据，将接收的测试向量数据输出至待测芯片，并接收待测芯片产生的期待向量数据，将期待向量数据与测试向量数据进行对比后，产生待测芯片的测试结果。由于外置存储器的存储空间较大，因此，可以解决FPGA内置的RAM无法存放下测试向量的问题。

技术领域

本发明涉及量产测试技术领域，更具体地说，涉及一种芯片量产测试系统和方法。

背景技术

量产测试主要用于验证芯片是否能够完成设计所预期的工作或功能，是芯片大规模供货前的一道必经步骤。对于现有的数模混合芯片而言，不单单要对其进行模拟部分的测试，而且要对其进行数字部分的测试。并且，对于数字逻辑单元较多的芯片而言，一定要做数字向量的扫描链测试，以提高芯片产品的供货良率。

而在进行量产测试时，小规模的测试向量仅需要存放在测试机即FPGA(FieldProgrammable Gate Array，现场可编程门阵列)内置的RAM(random access memory，随机存储器)中即可。但是，随着芯片的集成度越来越高，单个芯片测试向量所需的存储空间也越来越大，因此，会导致RAM无法存放下测试向量，进而导致FPGA无法对芯片进行数字向量的扫描链测试。

发明内容

有鉴于此，本发明提供了一种芯片量产测试系统和方法，以解决现有的FPGA内置的RAM无法存放下测试向量的问题。

为实现上述目的，本发明提供如下技术方案：

一种芯片量产测试系统，包括硬核处理器系统单元、乒乓缓存单元和向量比较单元；

所述硬核处理器系统单元用于从外置存储器中读取测试向量数据；

所述乒乓缓存单元用于从所述硬核处理器系统单元中高速读取测试向量数据，对读取的所述测试向量数据进行缓存，并将所述测试向量数据低速输出至所述向量比较单元；

所述向量比较单元用于接收所述乒乓缓冲单元输出的测试向量数据，将接收的所述测试向量数据输出至待测芯片，并接收所述待测芯片产生的期待向量数据，将所述期待向量数据与所述测试向量数据进行对比后，产生所述待测芯片的测试结果。

优选地，所述乒乓缓存单元包括缓存控制模块和两个缓存区；

所述缓存区用于缓存测试向量数据；

所述缓存控制模块用于控制所述两个缓存区交替从所述硬核处理器系统单元中读取测试向量数据，并控制所述两个缓存区交替向所述向量比较单元输出测试向量数据。

优选地，还包括时钟复位单元；

所述时钟复位单元用于向所述乒乓缓存单元输入高速时钟信号和低速时钟信号，以使所述缓存控制模块根据所述高速时钟信号控制所述两个缓存区交替从所述硬核处理器系统单元中读取测试向量数据、根据所述低速时钟信号控制所述两个缓存区交替向所述向量比较单元输出测试向量数据；

所述时钟复位单元还用于向所述乒乓缓存单元输入高速复位信号和低速复位信号，以使所述缓存控制模块根据所述高速复位信号对所述两个缓存区从所述硬核处理器系统单元中读取的测试向量数据进行清零、根据所述低速复位信号对所述两个缓存区输出至所述向量比较单元的测试向量数据进行清零。

优选地，所述向量比较单元包括时序控制模块、数据比对模块和状态指示模块；

所述时序控制模块用于接收所述乒乓缓冲单元输出的测试向量数据，将接收的所述测试向量数据输出至待测芯片；