[发明专利]薄膜晶体管及其制造方法、显示装置

说明书

本发明涉及一种薄膜晶体管及其制造方法、显示装置，其中方法包括：提供基板；形成栅极；形成覆盖栅极的栅极绝缘层；形成半导体层，包括在栅极绝缘层上从下到上依次沉积形成非晶硅层以及N型掺杂非晶硅结构；N型掺杂非晶硅结构包括至少三层掺杂浓度从下到上呈递增排布的N型掺杂非晶硅层；在半导体层上沉积形成金属层；在金属层上形成图案化的光阻层；以及以光阻层为掩膜对金属层和半导体层进行刻蚀；其中，在第二道干法刻蚀中，控制射频源功率为2千瓦～5千瓦，射频偏置功率为7千瓦～3千瓦，刻蚀时间为35秒～50秒。上述方法制备得到的薄膜晶体管具有较小的漏电流和关断电流，从而有利于图像残留问题的改善，并提高稳定性。

技术领域

本发明涉及显示技术领域，特别是涉及一种薄膜晶体管及其制造方法、显示装置。

背景技术

传统的非晶硅薄膜晶体管(a-Si TFT)制程通常采用BCE(Back Channel Etching，背沟道刻蚀)型结构。该结构成本相比于ES(Etching Stop，刻蚀阻挡)型结构要低且工艺简单。但是由于Back Channel界面状态较差，TFT的漏电流较大，容易引起显示屏的图像残留(Image Sticking，IS)问题。

发明内容

基于此，有必要针对传统的薄膜晶体管容易给显示装置造成图像残留的问题，提供一种薄膜晶体管及其制造方法、显示装置。

一种薄膜晶体管的制备方法，包括：

提供基板；

在所述基板上形成栅极；

在所述基板上形成栅极绝缘层，使所述栅极绝缘层覆盖所述栅极；

在所述栅极绝缘层上形成半导体层，包括在所述栅极绝缘层上从下到上依次沉积形成非晶硅层以及N型掺杂非晶硅结构；所述N型掺杂非晶硅结构包括至少三层的N型掺杂非晶硅层；所述至少三层的N型非晶硅层的掺杂浓度从下到上呈递增排布；

在所述半导体层上沉积形成金属层；以及

对所述金属层和所述半导体层进行刻蚀以得到源极和漏极；所述源极和漏极位于所述栅极绝缘层上且与所述半导体层的两侧相接触；

其中，所述对所述金属层和所述半导体层进行刻蚀以得到源极和漏极的步骤包括：

在所述金属层上形成图案化的光阻层；以及

以所述光阻层为掩膜采用两道湿法刻蚀和两道干法刻蚀工艺对所述金属层和半导体层进行刻蚀；其中，在第二道干法刻蚀中，控制射频源功率为2千瓦～5千瓦，射频偏置功率为7千瓦～3千瓦，刻蚀时间为35秒～50秒。

上述薄膜晶体管的制备方法制备得到的薄膜晶体管的半导体层包括从下到上依次叠加的非晶硅层和N型掺杂非晶硅结构。N型掺杂非晶硅结构包括从下至上依次叠加的至少三层的N型掺杂非晶硅层，其中至少三层的N型掺杂非晶硅层的掺杂浓度从下到上呈递增排布。通过该具有多层的N型掺杂非晶硅结构产生的能障可以更好地降低薄膜晶体管的漏电流，从而有利于图像残留问题的改善，并提高稳定性。并且，在对金属层和半导体层进行刻蚀以得到源极和漏极的过程中，采用两道湿法刻蚀和两道干法刻蚀工艺对所述金属层和半导体层进行刻蚀，在第二道干法刻蚀中，控制射频源功率为2千瓦～5千瓦，射频偏置功率为7千瓦～3千瓦，刻蚀时间为35秒～50秒，从而可以控制沟道区上方的半导体层的残留厚度在400埃～700埃，从而能够降低薄膜晶体管的关断电流，从而有利于图像残留问题的改善，并提高稳定性。

在其中一个实施例中，所述N型掺杂非晶硅结构包括从下到上依次叠加的第一N型掺杂非晶硅层、中间N型掺杂非晶硅结构和第二N型掺杂非晶硅层；其中，所述中间N型掺杂非晶硅结构包括至少一层N型掺杂非晶硅层；所述第一N型掺杂非晶硅层为N型轻掺杂非晶硅层；所述第二N型掺杂非晶硅层为N型重掺杂非晶硅层。