[发明专利]半导体存储装置有效
申请号: | 201810839938.0 | 申请日: | 2018-07-27 |
公开(公告)号: | CN110299363B | 公开(公告)日: | 2023-10-10 |
发明(设计)人: | 村田威史;中久保义则;早坂浩昭;山本直树 | 申请(专利权)人: | 铠侠股份有限公司 |
主分类号: | H10B43/35 | 分类号: | H10B43/35 |
代理公司: | 北京律盟知识产权代理有限责任公司 11287 | 代理人: | 杨林勳 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 存储 装置 | ||
1.一种半导体存储装置,具备:
半导体衬底;
第1绝缘层,形成在所述半导体衬底的上方;
金属层,形成在所述第1绝缘层上;
密接层,形成在所述金属层的第1区域上;
导电层,形成在所述金属层的与所述第1区域不同的第2区域上及所述密接层上;
第2绝缘层,形成在所述导电层上;
多个配线层,分别隔开地积层于所述第2绝缘层的上方;
半导体层,在与所述半导体衬底垂直的第1方向上延伸,且底面连接于所述导电层;
存储部,配置在所述多个配线层中的至少一个与所述半导体层之间;以及
狭缝,在所述第2区域的上方在所述第1方向上延伸,侧面与所述多个配线层相接且底面到达至所述导电层,在内部配置着绝缘材料。
2.根据权利要求1所述的半导体存储装置,其中
所述第2区域的所述导电层的所述第1方向的膜厚厚于所述第1区域的所述导电层的所述第1方向的所述膜厚。
3.一种半导体存储装置,具备:
半导体衬底;
第1绝缘层,形成在所述半导体衬底的上方;
金属层,包含形成在所述第1绝缘层内的第1配线层、在所述第1绝缘层内形成在所述第1配线层上的接触插塞、以及形成在所述第1绝缘层上及所述接触插塞上的第2配线层;
导电层,形成在所述第2配线层上;
第2绝缘层,形成在所述导电层上;
多个第3配线层,分别隔开地积层于所述第2绝缘层的上方;
半导体层,在与所述半导体衬底垂直的第1方向上延伸,且底面连接于所述导电层;以及
存储部,配置在所述多个第3配线层中的至少一个与所述半导体层之间。
4.根据权利要求3所述的半导体存储装置,其中
所述接触插塞在与所述半导体衬底平行的第2方向上,在远离所述第1配线层的端部的位置与所述第1配线层连接。
5.一种半导体存储装置,具备:
半导体衬底;
第1绝缘层,形成在所述半导体衬底的上方;
金属层,包含形成在所述第1绝缘层内的突出部、以及形成在所述第1绝缘层上及所述突出部上的第1配线层;
导电层,形成在所述第1配线层上;
第2绝缘层,形成在所述导电层上;
多个第2配线层,分别隔开地积层于所述第2绝缘层的上方;
半导体层,在与所述半导体衬底垂直的第1方向上延伸,且底面连接于所述导电层;以及
存储部,配置在所述多个第2配线层中的至少一个与所述半导体层之间。
6.根据权利要求5所述的半导体存储装置,其中
所述突出部在与所述半导体衬底平行的第2方向上,与所述第1配线层相接的上表面的宽度小于所述第1方向上的中间的高度位置上的宽度。
7.根据权利要求5所述的半导体存储装置,其中
所述突出部具有在所述第1方向上延伸的圆柱形状。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于铠侠股份有限公司,未经铠侠股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810839938.0/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种3D NAND存储器及其制备方法
- 下一篇:半导体装置及其制造方法