[发明专利]光掩模坯料、光掩模坯料制造方法和光掩模制造方法

说明书

本发明涉及一种光掩模坯料、光掩模坯料制造方法和光掩模制造方法。提供光掩模坯料，其包括透明衬底、在该衬底上的含铬材料的第一膜和与该第一膜邻接设置的含有硅/氧的材料的第二膜。该第二膜包括与该第一膜邻接的第一层和在膜厚方向上与该第一层间隔的第二层。该第一层的氧含量低于该第二层的氧含量。在该第一膜的蚀刻过程中，该设置防止蚀刻速率在该第一膜与该第二膜之间的界面处加速。

相关申请的交叉引用

本非临时申请在35U.S.C.§119(a)下要求2017年7月28日在日本提交的专利申请No.2017-146718的优先权，由此通过引用将其全部内容并入本文。

技术领域

本发明涉及光掩模坯料、该光掩模坯料的制备方法以及由该光掩模坯料生产光掩模的方法，由该光掩模坯料生产在半导体集成电路等的微细加工中使用的光掩模。

背景技术

在半导体技术领域中，为了电路图案的进一步小型化而继续努力研究和开发。近来，向更高集成度的大规模集成电路的挑战使得对电路图案的进一步小型化、写入图案的尺寸减小和用于单元构成层间连接的接触孔图案的小型化的需求不断增加。因此，在形成这样的精细图案的光刻中使用的光掩模的制造中，需要能够精确地写入更精细的电路图案或掩模图案的技术以满足小型化的需求。

通常，在半导体衬底上形成图案中光刻采用缩小投影。因此，光掩模图案通常具有将在半导体衬底上形成的图案尺寸的约4倍的尺寸。在目前普遍使用的光刻中，待写入的电路图案具有远小于用于曝光的光的波长的尺寸。如果使用只是电路特征尺寸的4倍放大率的光掩模图案，由于曝光过程中产生的影响例如光学干涉，没有将所需的形状转印至半导体衬底上的抗蚀剂膜。

为了减轻如光学干涉这样的影响，在一些情况下，将该光掩模图案设计为比实际的电路图案更复杂的形状。例如，将所谓的光学邻近校正(OPC)应用于实际的电路图案以设计复杂的图案形状。此外，应用各种技术例如变形照明、浸没式光刻和双图案化光刻以满足对图案小型化和高精度的需要。

例如，通过提供在透明衬底上具有遮光膜的光掩模坯料，在该光掩模坯料上形成光致抗蚀剂膜，用EB写入图案，显影以形成抗蚀剂图案，并且通过用作蚀刻掩模的抗蚀剂图案来蚀刻该遮光膜以形成遮光图案，从而形成光掩模图案。在使遮光图案小型化的尝试中，如果在保持抗蚀剂膜的厚度与小型化之前相同的情况下将其加工，则膜厚与图案尺寸之比(称为纵横比)的变大。于是，抗蚀剂图案的轮廓劣化，图案转印不良并且有时抗蚀剂图案可能坍塌或剥离。必须与尺寸减小相符地使抗蚀剂膜变薄。

减轻干蚀刻过程中对抗蚀剂膜的负担的现有技术的一个尝试是使用硬掩模。例如，专利文献1记载了通常使用铬的遮光膜时在其上形成SiO₂膜作为铬的硬掩模。

引用列表

专利文献1：JP-A H07-049558

发明内容

在常常用作遮光膜的含铬材料的膜的蚀刻中，使用含有硅/氧的材料的膜作为硬掩模对于减小光致抗蚀剂膜的厚度是有效的。但是，如果与含铬材料的膜邻接地形成含有硅/氧的材料的膜，则产生以下问题。通过氯/氧系干蚀刻来蚀刻含铬材料膜时，在与含有硅/氧的材料膜的界面处蚀刻速率加速。在含铬材料膜的蚀刻中这种加速是不希望的。由于与含有硅/氧的材料膜的界面处的蚀刻速率高于含铬材料膜的其他部分，因此在与含有硅/氧的材料膜的界面处促进侧蚀。即使使用硬掩模膜时，含铬材料膜的图案化也没有实现令人满意的垂直度。

本发明涉及光掩模坯料，其包括与含铬材料的膜邻接设置的含有硅/氧的材料的膜。本发明的目的在于提供光掩模坯料，其能够防止含铬材料膜的蚀刻的速率在其与含有硅/氧的材料膜的界面处加速，因此由该含铬材料膜形成具有改善的垂直度的掩模图案。

另一目的在于提供制备该光掩模坯料的方法和由该光掩模坯料生产光掩模的方法。