[发明专利]一种幅相控制芯片和总线式数据传输组件有效

申请号：	201810840814.4	申请日：	2018-07-27
公开（公告）号：	CN109165176B	公开（公告）日：	2020-10-27
发明（设计）人：	石成云;王立;孙翔宇;蔡得水	申请（专利权）人：	北京无线电测量研究所
主分类号：	G06F13/12	分类号：	G06F13/12;G06F13/42;H03L7/085;G01S7/02;G01S13/00
代理公司：	北京正理专利代理有限公司 11257	代理人：	付生辉
地址：	100851***	国省代码：	北京;11
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	一种控制芯片总线数据传输组件
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

本申请实施例中提供了一种幅相控制芯片和总线式数据传输组件，其中所述芯片包括：数据输入端；移位器，用于将输入数据的地址位传输至比较器；或，将输入数据的数据位传输至锁存器比较器，用于将输入数据的地址位与预设编码位进行比较，若匹配，则输出使能信号；锁存器，基于所述使能信号，对输入数据的数据位进行锁存，输出传输数据；数据输出端。本方案仅需要预留幅相控制芯片的编码引脚，在通道板级设计阶段定义幅相控制芯片的编码，实现后定义芯片编码的目的，从而使得幅相控制芯片更加统一，有效避免了芯片的多样性，节约了成本，方便了装配。

技术领域

本申请涉雷达信号传输领域，特别涉及一种幅相控制芯片和总线式数据传输组件。

背景技术

相控阵雷达与机械扫描雷达相比，最突出的特点之一就是相控阵雷达天线波束具有捷变能力，而波束捷变能力则需要通过对收发组件各个通道幅相芯片的实时控制实现。传统的收发组件采用SPI(串行通信)通信方式，包括数据线(SDI)，时钟线(SCK)，锁存线(DLK)，而对于多通道组件，每个通道需要一条数据线，才能实现对各个通道的幅相控制。随着相控阵雷达对体积、重量要求的不断提高，实现高集成度收发通道发展的必然趋势。传统的SPI通信方式已经难以满足高集成对收发通道幅相控制的需求。

发明内容

为解决上述问题之一，本申请提供了一种总线式相控阵数据传输组件，以解决目前收发组件通道数量不断增加，数据线相应增加，浪费线路资源的问题。

根据本申请实施例的第一个方面，提供了一种幅相控制芯片，该芯片包括：

数据输入端；

移位器，用于将输入数据的地址位传输至比较器；或，将输入数据的数据位传输至锁存器

比较器，用于将输入数据的地址位与预设编码位进行比较，若匹配，则输出使能信号；

锁存器，基于所述使能信号，对输入数据的数据位进行锁存，输出传输数据；

数据输出端。

优选地，所述芯片还包括：计数器，基于时钟信号，对输入数据进行计数，直至计数输入数据的位数达到预设值，则停止移位器的数据输入。

优选地，所述芯片还包括：时钟信号输入端；所述移位器和锁存器的时钟信号端分别与时钟信号输入端连接。

优选地，所述芯片还包括：连接在数据输入端和移位器之间的输入缓冲模块。

优选地，所述输入缓冲模块的时钟信号端与所述时钟信号输入端连接。