[发明专利]存储器系统和存储器模块的操作方法以及存储器控制器

权利要求书

1.一种存储器模块，包括：

多个存储器芯片，各自包括DQ接触点，所述DQ接触点被分组为对应于校正数据宽度的至少一个DQ组；

串行存在检测芯片，其被构造为存储关于所述多个存储器芯片的DQ分组信息；以及

额外DQS接触点，其连接至所述至少一个DQ组，所述额外DQS接触点被构造为在错误校正模式下发送信号以基于所述校正数据宽度执行数据校正算法。

2.根据权利要求1所述的存储器模块，其中，

所述多个存储器芯片包括具有第一数据总线宽度的第一存储器芯片，所述第一数据总线宽度为所述校正数据宽度的自然数N倍，其中，N是大于或等于2的自然数，并且

基于所述DQ分组信息将所述第一存储器芯片的DQ接触点分组为N个DQ组。

3.根据权利要求2所述的存储器模块，其中，

所述第一存储器芯片包括错误校正码存储器芯片，所述错误校正码存储器芯片被构造为存储奇偶校验数据和循环冗余码数据，并且所述错误校正码存储器芯片的DQ接触点被分组为奇偶校验DQ组和循环冗余码DQ组，所述奇偶校验DQ组是经其输入和输出所述奇偶校验数据的DQ组，所述循环冗余码DQ组是经其输入和输出所述循环冗余码数据的DQ组。

4.根据权利要求3所述的存储器模块，其中，

所述多个存储器芯片被构造为符合双倍数据速率5标准，并且所述多个存储器芯片还包括被构造为存储第二奇偶校验数据和第二循环冗余码数据的第二错误校正码存储器芯片。

5.根据权利要求2所述的存储器模块，其中，

所述多个存储器芯片还包括具有第二数据总线宽度的第二存储器芯片，所述第二数据总线宽度为所述校正数据宽度的自然数M倍，其中，M是等于或大于2的自然数，并且

所述第二存储器芯片的DQ接触点被分组为M个DQ组。

6.根据权利要求2所述的存储器模块，其中，

所述N个DQ组包括备用DQ组，并且

基于关于所述DQ组的备用信息来管理所述备用DQ组。

7.根据权利要求6所述的存储器模块，其中，

所述多个存储器芯片包括具有第二数据总线宽度的第二存储器芯片，所述第二数据总线宽度为所述校正数据宽度的自然数M倍，其中，M是等于或大于2的自然数，

所述第二存储器芯片的DQ接触点被分组为第一DQ组和第二DQ组，并且

响应于所述第二DQ组是有缺陷的，基于所述备用信息利用所述备用DQ组替换所述第二DQ组。

8.根据权利要求1所述的存储器模块，其中，

所述多个存储器芯片包括具有第一数据总线宽度的第一存储器芯片和具有第二数据总线宽度的第二存储器芯片，并且

所述第一数据总线宽度和所述第二数据总线宽度是所述校正数据宽度的自然数倍数。

9.一种校正存储器模块的错误的方法，所述方法包括以下步骤：

将存储器模块的存储器芯片的DQ接触点分组为对应于校正数据宽度的DQ组；以及

通过所述校正数据宽度对所述存储器模块执行数据校正。

10.根据权利要求9所述的方法，还包括：

基于存储在存储器模块的串行存在检测芯片中的DQ组信息来确定所述存储器模块是否被DQ分组。

11.根据权利要求9所述的方法，其中，所述分组的步骤包括：基于用于管理DQ组的DQ组管理信息，将存储器芯片中的每一个识别为数据总线宽度等于校正数据宽度的至少一个DQ组存储器芯片。