[发明专利]半导体装置

权利要求书

1.一种半导体装置，具备：

配线衬底；

第1芯片群，具有在所述配线衬底之上呈阶梯状积层的多个第1半导体芯片；

第2芯片群，具有在所述第1芯片群之上呈阶梯状积层的多个第2半导体芯片；

第3半导体芯片，设置在所述第1芯片群与所述第2芯片群之间；

第1金属线，将所述第1芯片群与所述配线衬底连接；

第2金属线，将所述第2芯片群与所述配线衬底连接；以及

第3金属线，将所述第3半导体芯片与所述配线衬底连接；且

所述多个第1半导体芯片各自具有：第1端部，越靠下段的第1半导体芯片比上段的第1半导体芯片更朝第1方向突出而形成；以及第1电极垫，设置在所述第1端部，且接合着所述第1金属线；

所述多个第2半导体芯片各自具有：第2端部，越靠下段的第2半导体芯片比上段的第2半导体芯片更朝与所述第1方向相反的第2方向突出而形成；以及第2电极垫，设置在所述第2端部，且接合着所述第2金属线；

所述第3半导体芯片具有：第1部分，重叠在所述第1芯片群之上；第2部分，比所述第1芯片群及所述第2芯片群更朝所述第2方向突出，且比所述第1部分厚；

以及第3电极垫，设置在所述第2部分，且接合着所述第3金属线。

2.根据权利要求1所述的半导体装置，其中所述第3半导体芯片的所述第2部分的厚度比1个所述第1半导体芯片的厚度、以及1个所述第2半导体芯片的厚度厚。

3.根据权利要求1或2所述的半导体装置，其中所述第3半导体芯片的所述第2部分的厚度比所述第1芯片群的厚度薄，且所述第2部分并未与所述配线衬底相接。

4.根据权利要求1或2所述的半导体装置，其中所述第3半导体芯片的所述第2部分中的与所述第1芯片群相对的侧面和所述第1芯片群的最上层的第1半导体芯片的侧面隔开。

5.根据权利要求1或2所述的半导体装置，其还具备树脂层，所述树脂层设置在所述多个第1半导体芯片之间、所述多个第2半导体芯片之间、所述第1芯片群的最上层的第1半导体芯片与所述第3半导体芯片之间、以及所述第2芯片群的最下层的第2半导体芯片与所述第3半导体芯片之间。

6.根据权利要求5所述的半导体装置，其中所述第3半导体芯片的所述第2部分中的与所述第1芯片群相对的侧面和所述最上层的第1半导体芯片的侧面隔开，

在所述第3半导体芯片的所述第2部分的所述侧面与所述最上层的所述第1半导体芯片的所述侧面之间，设置着所述树脂层的一部分。

7.根据权利要求1或2所述的半导体装置，其还具备树脂部，所述树脂部设置在所述配线衬底上，且覆盖所述第1芯片群、所述第2芯片群、所述第3半导体芯片、所述第1金属线、所述第2金属线、以及所述第3金属线。

8.根据权利要求1或2所述的半导体装置，其中所述第3半导体芯片包含设置在所述第1部分的存储元件。

9.根据权利要求1或2所述的半导体装置，其还具备：

第3芯片群，具有在所述第2芯片群之上呈阶梯状积层的多个第4半导体芯片；

第5半导体芯片，设置在所述第2芯片群与所述第3芯片群之间；

第4金属线，将所述第3芯片群与所述配线衬底连接；以及

第5金属线，将所述第5半导体芯片与所述配线衬底连接；且

所述多个第4半导体芯片各自具有：第4端部，越靠下段的第4半导体芯片比上段的第4半导体芯片更朝所述第1方向突出而形成；以及第4电极垫，设置在所述第4端部，且接合着所述第4金属线；

所述第5半导体芯片具有：第3部分，重叠在所述第2芯片群之上；第4部分，比所述第2芯片群及所述第3芯片群更朝所述第1方向突出，且比所述第3部分厚；

以及第5电极垫，设置在所述第4部分，且接合着所述第5金属线。